

« فصل سوم »

مدارهای ترکیبی

(مطابق فصل چهارم کتاب مبانی دیجیتال)

هدف کلی:

آزمایش و طراحی مدارهای ترکیبی و مدارهای ترکیبی ویژه توسط نرم افزار مولتی سیم

هدف های رفتاری:

در پایان این آزمایش که با استفاده از نرم افزار مولتی سیم اجرا می شود از فراگیرنده انتظار می رود که :

- ۱- یک مدار ترکیبی را طراحی کند و آن را با نرم افزار مولتی سیم اجرا کند.
- ۲- مدار جمع کننده ناقص (H.A) را با نرم افزار اجرا کند و جدول صحت آن را به دست آورد.
- ۳- مدار تمام جمع کننده (F.A) را در فضای نرم افزاری پیاده سازی کند و جدول صحت آن را به دست آورد.
- ۴- مدار تفریق کننده ناقص (H.S) را در فضای نرم افزاری اجرا کند و جدول صحت آن را به دست آورد.
- ۵- مدار تمام تفریق کننده (F.S) را به صورت نرم افزاری ببندد و جدول صحت آن را به دست آورد.
- ۶- مدار یک جمع گر کامل چهاربیتی را با تراشه ۷۴۸۳ در فضای نرم افزاری ببندد.
- ۷- مدار مبدل BCD به سون سگمنت را با تراشه ۷۴۴۷ و نمایشگر سون سگمنت در فضای نرم افزاری اجرا کند.
- ۸- مدار مقایسه کننده تک بیتی را در فضای نرم افزاری آزمایش کند.
- ۹- مدارهای رمزگشا (Decoder) را در فضای نرم افزاری ببندد و جدول صحت آن را به دست آورد.
- ۱۰- نحوه اجرای توابع منطقی را تجربه کند.
- ۱۱- مدار رمزگذار (Encoder) مبدل دسی مال به دودویی (صفحه کلید) را در فضای نرم افزاری شبیه سازی کند.
- ۱۲- مدار یک مالتی پلکسر چهار به یک را به کمک گیت های منطقی در فضای نرم افزار اجرا کند.

۵: اجرای مدار منطقی با گیت های پایه.

۲-۱-۳ همانطور که قبلاً ذکر شد در نرم افزار مولتی سیم جهت طراحی مدارهای ترکیبی می توانید از دستگاه مبدل منطقی (Logic Converter) استفاده نمایید. از این دستگاه می توانید بدون وارد شدن به جزئیات، با استفاده از جدول صحت، مدار را طراحی کنید یا جدول صحت مدار مشخصی را با استفاده از تابع آن به دست آورید. مثالی که در ادامه می آید، قابل طراحی با استفاده از دستگاه مبدل منطقی است.

۳-۱ آزمایش ۱: طراحی مدارهای ترکیبی

۱-۱-۳ برای طراحی مدارهای منطقی مراحل زیر را به ترتیب انجام دهید.

الف: تحلیل مسئلهی تعریف شده و تعیین تعداد ورودی و خروجی مورد نیاز و در نهایت رسم بلوک دیاگرام.

ب: تشکیل جدول صحت و ارزش گذاری تابع (صفر و یک) بر حسب سطرهای ورودی جدول صحت.

ج: ترسیم نقشه‌ی کارنو و به دست آوردن تابع ساده شده‌ی مدار منطقی.

تابع F_1 و F_2 را به ترتیب از جدول صحت استخراج می‌کنیم.

$$F_1 = \bar{A}BC + A\bar{B}C + AB\bar{C} + ABC$$

$$F_2 = \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}\bar{C} + ABC$$

با توجه به جدول در این مسئله همواره برای خروجی‌ها، رابطه‌ی $F_2 = \bar{F}_1$ برقرار است. تابع F_1 و F_2 را با استفاده از نقشه‌ی کارنو ساده می‌کنیم. همچنین می‌توانیم برای مثال F_1 یا F_2 را به دست آوریم، سپس آن را NOT کنیم تا F_2 یا F_1 دیگری به دست آید. اگر تابع F_1 را NOT کنیم تابع F_2 حاصل می‌شود. بنابر این کافی است که ابتدا یکی از توابع F_1 یا F_2 را محاسبه کنیم، سپس با نات کردن تابع به دست تابع دومی را تعیین کنیم. در این مرحله ابتدا F_1 را به دست می‌آوریم، سپس آن را NOT می‌کنیم تا F_2 مشخص شود.

$$F_2 = \bar{F}_1 = \bar{A}\bar{B} + \bar{A}\bar{C} + \bar{B}\bar{C}$$

حال تابع F_1 را با نقشه‌ی کارنو جدول ۳-۲ ساده می‌کنیم.

$$F_1 = \bar{A}BC + A\bar{B}C + AB\bar{C} + ABC$$

$$F_{1(A,B,C)} = \sum(3, 5, 6, 7)$$

جدول ۳-۲ جدول کارنو تابع F_1

| | | | | |
|--------|----|----|----|----|
| C \ AB | 00 | 01 | 11 | 10 |
| 0 | | | 1 | |
| 1 | | 1 | 1 | 1 |

تابع F_1 ساده شده از نقشه‌ی کارنو برابر است با:

$$F_1 = AB + AC + BC$$


حال تابع F_1 و F_2 را مطابق شکل ۳-۲ توسط گیت‌های منطقی پایه پیاده‌سازی می‌کنیم.

نکته:

با نات شدن تابع F_1 می‌توانیم تابع F_2 را به دست آوریم.

۳-۱-۳ در یک پارکینگ، از سه هواکش جهت تهویه‌ی هوا استفاده شده است، که به شرح زیر عمل می‌کنند: هنگامی که حداقل دو هواکش کار می‌کند، یک لامپ سبز روشن می‌شود.

در سایر حالات یک لامپ قرمز روشن می‌شود. مدار منطقی کنترل این هواکش‌ها را طراحی کنید. حل: با توجه به خواسته‌های مسئله، بلوک دیاگرام مدار را مطابق شکل ۳-۱ رسم می‌کنیم.



شکل ۳-۱ بلوک دیاگرام مثال ۳-۱-۳

توجه: این بلوک دیاگرام توسط نرم‌افزار مولتی‌سیم با استفاده از ابزار Graphic Annotation ترسیم شده است و فایل آن در لوح فشرده‌ی ضمیمه‌ی کتاب موجود است.

با توجه به بلوک دیاگرام شکل ۳-۱ جدول صحت مربوط به عملکرد هواکش‌ها را رسم می‌کنیم. این جدول صحت، سه ورودی A، B، C و خروجی F_1 و F_2 را مطابق جدول ۳-۱ خواهد داشت.


جدول ۳-۱ جدول صحت مدار مثال ۳-۱-۳

| A | B | C | F_1 | F_2 |
|---|---|---|-------|-------|
| 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 | 1 |
| 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 | 0 |
| 1 | 1 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 | 0 |

تمرین ۱: مثال مربوط به کنترل هواکش‌ها در پارکینگ، ابتدا تابع F_p را به دست آورید سپس مدار منطقی آن را با نرم‌افزار پیاده کنید.


۳-۱-۵ پس از ظاهر شدن F_p زبانه‌ی \rightarrow را فعال

کنید و چند دقیقه صبر کنید. مدار منطقی تابع F_p طبق شکل ۳-۴ رسم می‌شود. توجه داشته باشید که مدار منطقی تابع F_p به صورت خودکار توسط نرم‌افزار طراحی و بر روی میز کار ترسیم می‌شود. همانطور که در شکل مشاهده می‌شود، در خروجی مدار به جای استفاده از یک گیت OR سه ورودی از دو گیت OR دو ورودی استفاده شده است. همچنین چون تابع خروجی F_p تعریف شده است، در هر یک از ورودی‌های A ، B و C یک گیت NOT قرار دارد.




شکل ۳-۴ ترسیم مدار منطقی F_p با استفاده از دستگاه مبدل منطقی

۳-۱-۶ همانطور که قبلاً ذکر شد، تابع F_p نات شده‌ی تابع F_1 است. برای اینکه بتوانید تابع F_1 را داشته باشید طبق شکل ۳-۵ یک گیت NOT به خروجی اضافه کنید. به این ترتیب خروجی‌های F_1 و F_p در دسترس خواهد بود.



شکل ۳-۵ اضافه کردن گیت NOT به منظور ایجاد تابع F_p



شکل ۳-۲ مدار منطقی کنترل هواکش


۳-۱-۴ (می‌خواهیم برای اجرای توابع F_1 و F_p ، به منظور کنترل هواکش‌ها از دستگاه مبدل منطقی استفاده کنیم). ابتدا دستگاه مبدل منطقی (Logic Converter) را از نوار Instrument بردارید و آن را روی صفحه بیاورید، سپس تعداد ورودی‌ها را مشخص کنید و جدول صحت را توجه به تحلیل مسئله کامل نمایید. پس از آن روی نوار \rightarrow کلیک کنید. طبق شکل ۳-۳ تابع F_p به صورت $\overline{AB} + \overline{AC} + \overline{BC}$ ظاهر می‌شود.



شکل ۳-۳ تبدیل جدول صحت به تابع F_p با استفاده از دستگاه مبدل منطقی

توجه: در این قسمت، ابتدا تابع F_p را محاسبه کرده‌ایم تا با فرآیند اجرای مدارهای ترکیبی بیشتر آشنا شوید.

سؤال ۲: تجربه‌ای را که در جهت رفع عیب مدار کسب کرده‌اید، بنویسید.



.....

.....

.....


.....

.....

.....

۴۹


۷-۱-۳ با قرار دادن سه کلید ورودی و دو LED در خروجی مدار طبق شکل ۳-۶ کامل میشود.



شکل ۳-۶ مدار کامل شده‌ی کنترل هواکش در پارکینگ با استفاده از دستگاه مبدل منطقی (Logic Converter)

۲-۳ آزمایش ۲: مدارهای جمع کننده

۳-۲-۳ مدار جمع کننده‌ی ناقص را مطابق شکل ۳-۸ بر روی میز کار نرم‌افزار ببندید.




شکل ۳-۸ مدار عملی جمع کننده‌ی ناقص

۴-۲-۳ با تغییر وضعیت کلیدها در مدار شکل ۳-۸ جدول ۳-۳ را کامل کنید و جدول صحت مدار جمع گر ناقص را به دست آورید.

جدول ۳-۳ جدول صحت مدار جمع گر ناقص

| A | B | C ₀ | S |
|---|---|----------------|---|
| ۰ | ۰ | | |
| ۰ | ۱ | | |
| ۱ | ۰ | | |
| ۱ | ۱ | | |


۱-۲-۳ برای جمع دو عدد تک بیتی A و B از مدار جمع کننده‌ی ناقص شکل ۳-۷ استفاده می‌کنیم.



شکل ۳-۷ مدار جمع کننده‌ی ناقص

۲-۲-۲ با تغییر کلیدهای ورودی A و B خروجی‌ها را مشاهده کنید.

سؤال ۱: آیا خروجی‌ها تغییر وضعیت می‌دهند؟ توضیح دهید.



.....

.....

.....


.....

در صورتی که پاسخ سؤال ۱ منفی است، مدار را دوباره مورد بررسی قرار دهید و اشکال آن را بر طرف کنید.

۳-۲-۳: مدار تفریق کننده

۳-۳-۱ با مدار تفریق گر ناقص (H.S) شکل ۳-۱۰


می‌توانید عمل تفریق $A - B$ دو عدد تک بیتی را انجام دهید.



شکل ۳-۱۰ مدار تفریق گر ناقص دو عدد تک بیتی

۳-۳-۲ مدار تفریق گر ناقص را مطابق شکل ۳-۱۱ بر

روی نرم افزار پیاده سازی کنید.



شکل ۳-۱۱ مدار عملی تفریق کننده ناقص دو عدد تک بیتی

۳-۳-۳ کلیدهای ورودی A و B مدار شکل ۳-۱۱ را

مطابق جدول ۳-۵ تغییر وضعیت دهید و خروجی‌ها را مشاهده کنید. جدول صحت مدار را کامل نمایید.


جدول ۳-۵ جدول صحت مدار تفریق گر ناقص

| A | B | D | B _o |
|---|---|---|----------------|
| ۰ | ۰ | | |
| ۰ | ۱ | | |
| ۱ | ۰ | | |
| ۱ | ۱ | | |

۳-۲-۵ مدار جمع کننده کامل را به کمک دو

جمع کننده ناقص مطابق شکل ۳-۹ بر روی میز کار مجازی

ببندید.



شکل ۳-۹ مدار جمع کننده کامل با استفاده از دو جمع کننده ناقص

۳-۲-۶ با تغییر وضعیت کلیدهای ورودی مدار شکل

۳-۹، جدول صحت ۳-۴ که مربوط به جمع کننده کامل

است را به دست آورید.

جدول ۳-۴ جدول صحت مدار جمع کننده کامل

| A | B | C _{in} | C _o | S |
|---|---|-----------------|----------------|---|
| ۰ | ۰ | ۰ | | |
| ۰ | ۰ | ۱ | | |
| ۰ | ۱ | ۰ | | |
| ۰ | ۱ | ۱ | | |
| ۱ | ۰ | ۰ | | |
| ۱ | ۰ | ۱ | | |
| ۱ | ۱ | ۰ | | |
| ۱ | ۱ | ۱ | | |

سؤال ۳: در صورتی که $A = 1$ ، $B = 1$ و $C_{in} = 0$ باشد

حاصل جمع رابطه‌ی $S = A + B + C_{in}$ را مشخص کنید و

بیت نقلی خروجی را تعیین کنید.

| | |
|-----|------------------|
| S = | C _o = |
|-----|------------------|


سؤال ۵: در صورتی که $A=1, B=0, C=B_{in}=1$ باشد، حاصل تفریق $D=A-B-B_{in}$ را مشخص کنید.

D =

B_{out} =

۳-۴ آزمایش ۴: جمع کننده چهار بیتی

۳-۴-۱ برای جمع کردن دو عدد چهار بیتی $A(A_4A_3A_2A_1)$ و $B(B_4B_3B_2B_1)$ می توانید از تراشه ی ۷۴۸۳ که یک جمع گر چهار بیتی است استفاده کنید. این تراشه را از گروه (Group) تی تی ال (TTL)، خانواده ی ۷۴STD (Family) بر روی میز کار بیاورید. شکل ۳-۱۳ این تراشه را نشان می دهد.



شکل ۳-۱۳ آی سی ۷۴۸۳ جمع گر چهار بیتی

سؤال ۴: خروجی B_0 بیت قرضی در کدام حالت روشن می شود؟


الف: $A=B$

ب: $A>B$

ج: $A<B$

د: $A=B$ و $A<B$

۳-۳-۴ مدار تفریق کننده ی کامل را به کمک دو تفریق گر ناقص مشابه شکل ۳-۱۲ را در نرم افزار ببندید.



شکل ۳-۱۲ مدار عملی تفریق کننده ی کامل

۳-۳-۵ با توجه به شکل ۳-۱۲ کلیدهای ورودی را تغییر حالت دهید و از روشن و خاموش شدن LED ها اطمینان حاصل کنید.

۳-۳-۶ با تغییر وضعیت کلیدهای ورودی در شکل ۳-۱۲ جدول صحت ۳-۶ را که مربوط به تفریق کننده ی کامل است را با مشاهده ی وضعیت خروجی ها کامل کنید.

جدول ۳-۷ جدول صحت مدار تفریق کننده ی کامل

| A | B | Bin | D | Bout |
|---|---|-----|---|------|
| ۰ | ۰ | ۰ | | |
| ۰ | ۰ | ۱ | | |
| ۰ | ۱ | ۰ | | |
| ۰ | ۱ | ۱ | | |
| ۱ | ۰ | ۰ | | |
| ۱ | ۰ | ۱ | | |
| ۱ | ۱ | ۰ | | |
| ۱ | ۱ | ۱ | | |

نکته

ساختار آی سی ۷۴۸۳ از ۴ عدد جمع گر کامل ساخته شده است. پایه ی ۱۳ C_0 ، اولین بیت نقلی جمع گر کامل اول است که باید به خط "۰" وصل شود. پایه ی ۱۴ C_4 بیت نقلی آخرین جمع گر کامل است که وجود بیت نقلی را در جمع دو عدد A و B مشخص می کند.


۳-۴-۳ کلیدهای ورودی مربوط به بیت‌های اعداد A و B را تغییر وضعیت دهید و رفتار و عملکرد مدار را مشاهده کنید.

سؤال ۶: آیا تغییر حالت کلیدهای ورودی اثری روی روشن شدن LED های خروجی دارد؟



توجه: در نرم‌افزار مولتی سیم پایه‌های V_{CC} و GND مربوط به تراشه‌های منطقی عبارتند از $V_{CC} = +5V$ و $GND = \underline{\underline{\quad}}$ که به صورت پیش فرض اتصال داده شده است. بنابراین در نقشه‌های مربوطه دو پایه V_{CC} و GND نشان داده نمی‌شوند.

۳-۴-۲ مدار جمع کننده‌ی چهار بیتی با آی سی ۷۴۸۳ را مشابه شکل ۱۴-۳ روی میز کار مجازی ببینید. سعی کنید کلیدها و دیودها و نحوه‌ی سیم کشی به گونه‌ای باشد که حالت تقارن مدار حفظ شود و تعقیب کردن سیم‌ها آسان گردد.



شکل ۱۴-۳ مدار جمع کننده‌ی چهار بیتی با آی سی ۷۴۸۳

توجه: در مدارهای عملی (سخت‌افزاری) مقاومت سری متصل به LED ها را حدود 150Ω و 0.5 وات انتخاب می‌کنند.

نمائید و تغییر حالت آن‌ها را در جدول یادداشت کنید.

۳-۴-۴ در صورت مثبت بودن پاسخ سؤال ۶ ورودی‌ها را طبق جدول ۷-۳ تغییر دهید. خروجی‌های مدار را مشاهده

جدول ۷-۳ جدول صحت جمع گر چهار بیتی دو عدد A و B


| وضعیت بیت‌های عدد A | | | | | وضعیت بیت‌های عدد B | | | | | وضعیت بیت‌های خروجی | | | | | عدد حاصل |
|---------------------|----------------|----------------|----------------|----------------|---------------------|----------------|----------------|----------------|----------------|---------------------|----------------|----------------|----------------|----------------|----------|
| عدد A | A ₄ | A ₃ | A ₂ | A ₁ | عدد B | B ₄ | B ₃ | B ₂ | B ₁ | C ₀ | S ₄ | S ₃ | S ₂ | S ₁ | |
| ۳ | ۰ | ۰ | ۱ | ۱ | ۲ | ۰ | ۰ | ۱ | ۰ | ۰ | ۰ | ۱ | ۰ | ۱ | ۵ |
| | ۱ | ۰ | ۰ | ۱ | | ۰ | ۱ | ۱ | ۰ | | | | | | |
| | ۱ | ۱ | ۰ | ۰ | | ۰ | ۱ | ۰ | ۱ | | | | | | |
| | ۱ | ۰ | ۰ | ۱ | | ۰ | ۰ | ۱ | ۱ | | | | | | |
| | ۰ | ۰ | ۰ | ۱ | | ۱ | ۱ | ۱ | ۰ | | | | | | |

۳-۶-۳ ورودی A و B را طبق جدول صحت ۳-۹ تغییر وضعیت دهید و وضعیت خروجی‌های مدار را با توجه به ورودی‌ها مشخص کنید و در جدول ۳-۹ بنویسید.

جدول ۳-۹ جدول صحت مدار مقایسه‌کننده‌ی تک بیتی

| ورودی‌ها | | F_1 | F_2 | F_3 |
|----------|---|---------------|---------|---------------|
| A | B | $A \langle B$ | $A = B$ | $A \rangle B$ |
| ۰ | ۰ | | | |
| ۰ | ۱ | | | |
| ۱ | ۰ | | | |
| ۱ | ۱ | | | |

۳-۶-۴ مدار مقایسه‌گر یک بیتی شکل ۳-۱۸ را ببندید و جدول صحت آن را مطابق جدول ۳-۱۰ با تغییر وضعیت کلیدهای ورودی کامل کنید.




شکل ۳-۱۸ مدار عملی مقایسه‌کننده‌ی تک بیتی

جدول ۳-۱۰ جدول صحت مدار مقایسه‌کننده‌ی تک بیتی


| ورودی‌ها | | F_1 | F_2 | F_3 |
|----------|---|---------------|---------|---------------|
| A | B | $A \langle B$ | $A = B$ | $A \rangle B$ |
| ۰ | ۰ | | | |
| ۰ | ۱ | | | |
| ۱ | ۰ | | | |
| ۱ | ۱ | | | |

سؤال ۱۰: در حالت A-B اگر LED مربوط به خروجی C_p روشن شود، چه عملی در مدار صورت گرفته است؟ شرح دهید.



۳-۶-۳ آزمایش ۶: مقایسه‌کننده‌ی تک بیتی


۳-۶-۱ مقایسه‌کننده مداری است که می‌تواند دو عدد A و B را به صورت $A \langle B$, $A = B$, $A \rangle B$ را با یکدیگر مقایسه کند. در صورتی که هر یک از این حالات اتفاق بیفتد، خروجی مربوط به آن حالت روشن می‌شود، شکل ۳-۱۶.



شکل ۳-۱۶ مدار مقایسه‌کننده‌ی تک بیتی

۳-۶-۲ مدار مقایسه‌گر یک بیتی شکل ۳-۱۷ را بر روی

میز کار مجازی ببندید.



شکل ۳-۱۷ مدار عملی مقایسه‌کننده‌ی تک بیتی

۲-۷-۳ مدار شکل ۱۹-۳ را ببندید.

توجه: در آی سی های مدار ترکیبی، ورودی با ارزش ترین رقم با حرف D و کم ارزش ترین رقم با حرف A مشخص می شوند. هنگام بستن و راه اندازی مدار به این نکته دقت داشته باشید.

۵۵

۳-۷-۳ کلیدهای ورودی مدار را مطابق جدول صحت ۱۱-۳ به ترتیب تغییر وضعیت دهید. باید عدد نشان داده شده روی نمایشگر تغییر کند. با تغییر ورودی ها جدول صحت ۱۱-۳ را به ترتیب از کد صفر تا عدد ۱۵ کامل نمایید.

یادآوری:

در صورتی که عدد تغییر نکرد یک بار مدار را در فضای نرم افزاری ببندید و باز کنید و مدار را آزمایش کنید. در صورتی که عیب بر طرف نشد، اتصال های مدار را کنترل و اصلاح نمایید.


سؤال ۱۱: با توجه به مدارهای شکل ۱۷-۳ و ۱۸-۳ دلیل استفاده از گیت NOR را برای اجرای تابع F_p شرح دهید.



۳-۷ آزمایش ۷: مبدل کدهای BCD به

سون سگمنت (V-Segment)

۳-۷-۱ برای تبدیل کدهای باینری به اعداد ده دهی از مدار مبدل BCD به سون سگمنت استفاده می شود. آی سی رمزگشای ۷۴۴۷ یک مبدل BCD به سون سگمنت است که به همراه نمایشگر سون سگمنت قابل استفاده است، شکل ۱۹-۳.




شکل ۱۹-۳ مدار مبدل BCD به سون سگمنت

نکته:

ورودی های ۳، ۴ و ۵ آی سی ۷۴۴۷ در مدار باید به یک منطقی یعنی $+V_{CC}$ ، اتصال داده شوند. در مدارهای دیجیتال واقعی برای کنترل و تنظیم جریان LED ها و هفت قطعه ای ها، معمولاً یک مقاومت کم اهم و پروات را با خط مشترک آند یا کاتد سون سگمنت سری می کنند. به همین دلیل مقاومت R_1 در نرم افزار پیش بینی شده است.

۳-۲۰ را بر روی میز کار مجازی ببندید.



شکل ۳-۲۰ مدار مبدل هگزادسی مال به سون سگمنت در این مدار خروجی عدد $E=14$ را نشان می‌دهد.

۳-۷-۶ ورودی‌های مدار شکل ۳-۲۰ را طبق جدول صحت ۳-۱۲ تغییر دهید. رقم نمایشی روی سون سگمنت (VS) را در مبدل دودویی به هگزادسی مال مشاهده کنید و جدول ۳-۱۲ را کامل نمایید.

جدول ۳-۱۲ جدول صحت مبدل دودویی به هگزادسی مال

| شماره‌ی سطر | D | C | B | A | عدد نمایشگر |
|-------------|---|---|---|---|-------------|
| ۰ | ۰ | ۰ | ۰ | ۰ | |
| ۱ | ۰ | ۰ | ۰ | ۱ | |
| ۲ | ۰ | ۰ | ۱ | ۰ | |
| ۳ | ۰ | ۰ | ۱ | ۱ | |
| ۴ | ۰ | ۱ | ۰ | ۰ | |
| ۵ | ۰ | ۱ | ۰ | ۱ | |
| ۶ | ۰ | ۱ | ۱ | ۰ | |
| ۷ | ۰ | ۱ | ۱ | ۱ | |
| ۸ | ۱ | ۰ | ۰ | ۰ | |
| ۹ | ۱ | ۰ | ۰ | ۱ | |
| ۱۰ | ۱ | ۰ | ۱ | ۰ | |
| ۱۱ | ۱ | ۰ | ۱ | ۱ | |
| ۱۲ | ۱ | ۱ | ۰ | ۰ | |
| ۱۳ | ۱ | ۱ | ۰ | ۱ | |
| ۱۴ | ۱ | ۱ | ۱ | ۰ | |
| ۱۵ | ۱ | ۱ | ۱ | ۱ | |

جدول ۳-۱۱ جدول صحت BCD به سون سگمنت

| شماره‌ی سطر | D | C | B | A | عدد نمایشگر |
|-------------|---|---|---|---|-------------|
| ۰ | ۰ | ۰ | ۰ | ۰ | |
| ۱ | ۰ | ۰ | ۰ | ۱ | |
| ۲ | ۰ | ۰ | ۱ | ۰ | |
| ۳ | ۰ | ۰ | ۱ | ۱ | |
| ۴ | ۰ | ۱ | ۰ | ۰ | |
| ۵ | ۰ | ۱ | ۰ | ۱ | |
| ۶ | ۰ | ۱ | ۱ | ۰ | |
| ۷ | ۰ | ۱ | ۱ | ۱ | |
| ۸ | ۱ | ۰ | ۰ | ۰ | |
| ۹ | ۱ | ۰ | ۰ | ۱ | |
| ۱۰ | ۱ | ۰ | ۱ | ۰ | |
| ۱۱ | ۱ | ۰ | ۱ | ۱ | |
| ۱۲ | ۱ | ۱ | ۰ | ۰ | |
| ۱۳ | ۱ | ۱ | ۰ | ۱ | |
| ۱۴ | ۱ | ۱ | ۱ | ۰ | |
| ۱۵ | ۱ | ۱ | ۱ | ۱ | |

سؤال ۱۲: ارقام BCD تا کدام عدد اعتبار دارند؟ توضیح

دهید.


۳-۷-۴ برای نمایش اعداد باینری بالاتر از ۹ تا ۱۵ از مبدل هگزادسی مال به سون سگمنت استفاده می‌کنند. اعداد هگزادسی مال ۱۰ به بالا را با حروف A، B، C، D، E و F نشان می‌دهند. به عنوان مثال $A=10$ و $F=15$ است.

۳-۷-۵ مدار مبدل هگزادسی مال به سون سگمنت شکل

سؤال ۱۴: با توجه به جدول ۳-۱۳ آیا توانسته‌اید مدار ۴ مستقل را با فرمان دادن با دو ورودی کنترل کنید؟ شرح دهید.



۳-۸-۴ نمونه‌ی دیگری از مدار رمزگشای ۴ → ۲ (۴ به ۲) را مطابق شکل ۳-۲۲ بر روی میز کار مجازی ببینید. این مدار با خروجی "صفر" فعال است.



شکل ۳-۲۲ مدار رمزگشای دو به چهار با خروجی صفر فعال

۳-۸-۵ وضعیت کلیدهای ورودی را به ترتیب مانند جدول ۳-۱۴ تغییر دهید و اثر آن را روی خروجی مشاهده کنید.

۳-۸-۶ حالت کلیدهای ورودی را مطابق جدول ۳-۱۴ که مربوط به رمزگشای ۲ به ۴ است را تغییر دهید و حالت‌های خروجی را در جدول بنویسید.


جدول ۳-۱۴ جدول صحت رمزگشای ۲ به ۴

| B | A | D _۰ | D _۱ | D _۲ | D _۳ |
|---|---|----------------|----------------|----------------|----------------|
| ۰ | ۰ | | | | |
| ۰ | ۱ | | | | |
| ۱ | ۰ | | | | |
| ۱ | ۱ | | | | |

۳-۸ آزمایش ۸: مدارهای رمزگشا

۳-۸-۱ برای کنترل 2^n خط خروجی با n خط ورودی از مدار رمزگشا استفاده می‌شود. برای مثال می‌توان چهار دستگاه دیجیتال مستقل را با دو خط باینری A و B کنترل (روشن یا خاموش) کرد. مدار شکل ۳-۲۱ یک رمزگشای ۲ به ۴ با خروجی در حالت "یک" فعال است.

۳-۸-۲ مدار شکل ۳-۲۱ را ببینید.




شکل ۳-۲۱ مدار رمزگشای ۴ → ۲ با خروجی یک فعال

۳-۸-۳ دو خط ورودی A و B را به ترتیب مطابق جدول ۳-۱۳ تغییر دهید و خروجی را مشاهده کنید و نتایج را در جدول صحت ۳-۱۳ یادداشت نمایید.

جدول ۳-۱۳ جدول صحت رمزگشای ۴ → ۲

| B | A | D _۰ | D _۱ | D _۲ | D _۳ |
|---|---|----------------|----------------|----------------|----------------|
| ۰ | ۰ | | | | |
| ۰ | ۱ | | | | |
| ۱ | ۰ | | | | |
| ۱ | ۱ | | | | |

سؤال ۱۳: فعال شدن خروجی‌ها در مدار رمزگشا با کدام حالت صفر یا یک انطباق دارد؟ شرح دهید.



سؤال ۱۶: نحوه‌ی عملکرد پایه‌ی En را در مدار شرح

دهید.




۱۰-۸-۳ برای توسعه‌ی خطوط ورودی و خروجی مدارهای رمزگشای می‌توانید از آی‌سی نیز استفاده کنید. آی‌سی ۷۴۱۳۸ یک رمزگشای ۳ به ۸ است که خروجی‌های آن در حالت صفر فعال هستند. این آی‌سی سه پایه‌ی تواناساز (G1, G2A, G2B) دارد، شکل ۲۴-۳.



شکل ۲۴-۳ آی‌سی ۷۴۱۳۸ یک رمزگشای ۳ به ۸

۱۱-۸-۳ مدار شکل ۲۵-۳ را ببینید و کلیدهای ورودی


را به ترتیب اتصال دهید.




شکل ۲۵-۳ مدار رمزگشای ۳ به ۸

سؤال ۱۵: فعال شدن هر یک از خروجی‌ها با کدام حالت

منطقی است؟ توضیح دهید.



۷-۸-۳ در مدارهای ترکیبی می‌توان با یک خط کنترل به نام تواناساز (Enable) خروجی را تحت کنترل در آورد. با فعال شدن پایه‌ی En خروجی‌ها می‌توانند فعال شوند. در صورتی که ورودی تواناساز En صفر باشد، خروجی فعال نخواهد شد. مدار شکل ۲۳-۳ یک مدار رمزگشای دو به چهار با ورودی تواناساز است.



شکل ۲۳-۳ مدار عملی رمزگشای ۲ به ۴ با پایه‌ی تواناساز

۸-۸-۳ مدار شکل ۲۳-۳ را ببینید.

۹-۸-۳ مطابق جدول ۱۵-۳ با تغییر ورودی‌های مدار،

خروجی‌ها را مشاهده کنید و نتایج را در جدول یادداشت نمایید.

جدول ۱۵-۳ جدول صحت رمزگشای ۲ به ۴

با خط ورودی تواناساز


| E_n | A | B | D_0 | D_1 | D_2 | D_3 |
|-------|---|---|-------|-------|-------|-------|
| ۰ | X | X | | | | |
| ۱ | ۰ | ۰ | | | | |
| ۱ | ۰ | ۱ | | | | |
| ۱ | ۱ | ۰ | | | | |
| ۱ | ۱ | ۱ | | | | |

دیجیتالی می‌شود. برای مثال تابع :

$$F = \bar{A}BC + A\bar{B}C + AB\bar{C} + ABC$$

$$F = AB + AC + BC$$

پس از ساده‌سازی به صورت: $F = AB + AC + BC$
در می‌آید. در شکل ۳-۲۶ مدار این تابع توسط گیت‌های منطقی پایه اجرا شده است.



شکل ۳-۲۶ تابع F که با گیت‌های منطقی اجرا شده است.
جدول صحت این تابع را در جدول ۳-۱۷ مشاهده کنید.
جدول ۳-۱۷ جدول صحت مدار منطقی تابع F

| A | B | C | F |
|---|---|---|---|
| ۰ | ۰ | ۰ | ۰ |
| ۰ | ۰ | ۱ | ۰ |
| ۰ | ۱ | ۰ | ۰ |
| ۰ | ۱ | ۱ | ۱ |
| ۱ | ۰ | ۰ | ۰ |
| ۱ | ۰ | ۱ | ۱ |
| ۱ | ۱ | ۰ | ۱ |
| ۱ | ۱ | ۱ | ۱ |

توجه: برای اجرای توابع با مدار رمزگشا کافی است ابتدا شماره‌ی مین‌ترم‌های تابع را مشخص کنید و آنها را معادل خروجی‌های رمزگشا قرار دهید، سپس خروجی‌های تعیین شده را با یکدیگر OR کنید.

۳-۸-۱۲ ورودی مدار شکل ۳-۲۵ را تغییر دهید و

سپس جدول صحت ۳-۱۶ را کامل کنید.

توجه: در صورت نیاز برای تشخیص دقیق پایه‌ها به شکل ۳-۲۴ مراجعه کنید.

جدول ۳-۱۶ جدول صحت رمزگشای ۳ به ۸

| C | B | A | D ₀ | D ₁ | D ₂ | D ₃ | D ₄ | D ₅ | D ₆ | D ₇ |
|---|---|---|----------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|
| ۰ | ۰ | ۰ | | | | | | | | |
| ۰ | ۰ | ۱ | | | | | | | | |
| ۰ | ۱ | ۰ | | | | | | | | |
| ۰ | ۱ | ۱ | | | | | | | | |
| ۱ | ۰ | ۰ | | | | | | | | |
| ۱ | ۰ | ۱ | | | | | | | | |
| ۱ | ۱ | ۰ | | | | | | | | |
| ۱ | ۱ | ۱ | | | | | | | | |

سؤال ۱۷: نحوه‌ی روشن شدن LED های خروجی مدار


را با توجه به شرایط سه کلید ورودی به طور خلاصه توضیح دهید.




۳-۸-۱۳ یکی از کاربردهای مهم مدارهای رمزگشا

اجرای توابع منطقی است. زیرا استفاده از این مدارها سبب کاهش گیت‌های منطقی و ساده‌سازی حجم مدارهای

سؤال ۱۸: چرا در ورودی‌های گیت OR گیت NOT قرار گرفته است؟ توضیح دهید.



۳-۸-۱۶ دو تابع $F_1 = \sum_m(1, 2, 3, 6)$ و $F_2 = \sum_m(4, 5, 7)$ را به کمک آی‌سی ۷۴۱۳۸ و مدار شکل ۳-۲۸ در فضای نرم‌افزاری پیاده‌سازی کنید.



شکل ۳-۲۸ مدار منطقی توابع F_1 و F_2 اجرا شده با رمزگشای ۳ به ۸


۳-۸-۱۷ ورودی‌های مدار شکل ۳-۲۸ را بر اساس جدول صحت ۳-۱۹ تغییر دهید و مقادیر خروجی F_1 و F_2 را در جدول یادداشت کنید.

جدول ۳-۱۹ جدول صحت توابع F_1 و F_2 اجرا شده با رمزگشای ۷۴۱۳۸

| A | B | C | F_1 | F_2 |
|---|---|---|-------|-------|
| ۰ | ۰ | ۰ | | |
| ۰ | ۰ | ۱ | | |
| ۰ | ۱ | ۰ | | |
| ۰ | ۱ | ۱ | | |
| ۱ | ۰ | ۰ | | |
| ۱ | ۰ | ۱ | | |
| ۱ | ۱ | ۰ | | |
| ۱ | ۱ | ۱ | | |

برای تابع شماره‌ی مین‌ترم‌ها به ترتیب m_6 ، m_7 ، m_5 و m_3 می‌شود و فرم تابع به صورت $F_{(A,B,C)} = \sum(3, 5, 6, 7)$ در می‌آید. این تابع را به راحتی می‌توان با یک رمزگشای مناسب اجرا کرد.

۳-۸-۱۴ تابع $F_{(A,B,C)} = \sum(3, 5, 6, 7)$ را مشابه مدار شکل ۳-۲۷ در فضای نرم‌افزاری اجرا کنید.




شکل ۳-۲۷ مدار منطقی تابع F اجرا شده با رمزگشای ۳ به ۸


۳-۸-۱۵ با تغییر وضعیت کلیدهای ورودی تابع F جدول صحت ۳-۱۸ را کامل کنید.

جدول ۳-۱۸ جدول صحت تابع F اجرا شده با مدار رمزگشا

| A | B | C | F |
|---|---|---|---|
| ۰ | ۰ | ۰ | |
| ۰ | ۰ | ۱ | |
| ۰ | ۱ | ۰ | |
| ۰ | ۱ | ۱ | |
| ۱ | ۰ | ۰ | |
| ۱ | ۰ | ۱ | |
| ۱ | ۱ | ۰ | |
| ۱ | ۱ | ۱ | |




شکل ۲۹-۳ مسیر دستیابی به کلیدهای Dip Switch



برای فعال کردن هر یک از کلیدهای مستقل $DSWPK-n$ (تعداد کلیدها n) روی آن کلیک کنید، سپس حروف یا ارقام مورد نظر را انتخاب نمایید. شکل ۳۰-۳ تغییر حالت کلیدهای ۳- $DSWPK$ را نشان می‌دهد.


سؤال ۱۹: دلیل استفاده از گیت‌های NAND در مدار مربوط به توابع F_1 و F_2 شکل ۲۸-۳ را توضیح دهید.



تمرین ۲: تابع $F_{(A,B,C)} = \bar{A}\bar{B}\bar{C} + A\bar{B}\bar{C} + ABC$ را با یک رمزگشای ۳ به ۸ در فضای نرم‌افزاری اجرا کنید و جدول صحت آن را به دست آورید.

۳-۹ آزمایش ۹: رمزگذار Encoder

۳-۹-۱ مدار رمزگذار، مبدل اعداد ده‌دهی به دودویی است. این مدار بعد از صفحه کلید دستگاه‌های دیجیتالی مانند ماشین حساب، تلفن الکترونیکی و کنترل از راه دور قرار می‌گیرد. برای طراحی این مدار در نرم‌افزار نیاز به یک صفحه کلید داریم که عملاً در نرم‌افزار وجود ندارد، اما می‌توانیم با استفاده از مجموعه‌ی کلیدهای (Dip Switch) یا SPDT در خانواده‌ی (Switch) سوئیچ‌های نرم‌افزار مولتی‌سیم، صفحه کلید دل‌خواه را ایجاد کنیم. در شکل ۲۹-۳ مسیر دسترسی به این کلیدها را مشاهده می‌کنید.



شکل ۳-۳۲ مدار رمزگذار مبدل اعداد دهدهی به دودویی ۴ بیتی

۳-۹-۵ همان طور که در شکل ۳-۳۲ مشاهده می شود عدد دسی مال ۹ به عدد باینری ۱۰۰۱ تبدیل شده است.

۳-۹-۶ کلیدها را به ترتیب طبق جدول صحت ۳-۲۰ تغییر دهید و خروجی را مشاهده نمایید. برای تغییر حالت کلید از صفحه کلید کامپیوتر استفاده کنید. مثلاً با فشار دادن عدد ۹ روی صفحه کلید، کلید Dip Switch شماره ۹ تغییر حالت داده می شود و عدد ۹ دسیمال را به ورودی مدار اعمال می کند.


جدول ۳-۲۰ جدول صحت مدار رمزگذار ده به چهار

| ورودی ها | | | | | | | | | | خروجی ها | | | | |
|----------|-------|-------|-------|-------|-------|-------|-------|-------|-------|----------|---|---|---|---|
| I_4 | I_3 | I_2 | I_1 | I_0 | I_7 | I_6 | I_5 | I_4 | I_3 | I_2 | D | C | B | A |
| ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۱ | ۰ | ۰ | ۰ | ۰ |
| ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۱ | ۰ | ۰ | ۰ | ۰ |
| ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۱ | ۰ | ۰ | ۰ | ۰ | ۰ |
| ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۱ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ |
| ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۱ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ |
| ۰ | ۰ | ۰ | ۰ | ۱ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ |
| ۰ | ۰ | ۰ | ۱ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ |
| ۰ | ۰ | ۱ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ |
| ۰ | ۱ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ |
| ۱ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۰ | ۱ | ۰ | ۰ | ۱ |



شکل ۳-۳۰ انتخاب حرف یا عدد برای صفحه کلید کامپیوتر جهت تغییر حالت کلیدها

۳-۹-۲ برای نمایش تغییر حالت خروجی های مدارهای منطقی، علاوه بر LED ها، میتوان از پروب منطقی (لاجیک) نیز استفاده کرد. برای دسترسی به این پروب های رنگی می توان از نوار نشان دهندهی موجود در نرم افزار (Indicator) مطابق شکل ۳-۳۱ استفاده کرد.



شکل ۳-۳۱ انتخاب پروب لاجیک

۳-۹-۳ برای طراحی یک مدار رمزگذار ده به چهار قطعات مورد نیاز را مطابق شکل ۳-۳۲ بر روی میز کار بیاورید.

۳-۹-۴ اتصال ها را با دقت کافی و به طور صحیح برقرار کنید و کلیدها را به ترتیب از صفر تا ۹ شماره گذاری نمایید.


۳-۱۰ آزمایش ۱۰: مالتی پلکسر

۳-۱۰-۱ مدارهای مالتی پلکسر دارای m خط ورودی هستند که خطوط ورودی را با یک خط به خروجی اتصال می دهند. این عمل از طریق N خط آدرس دهی که در ورودی وجود دارد انجام می شود. در مالتی پلکسرها برای آدرس دهی رابطه‌ی: $m = 2^N$ برقرار است. به عبارت دیگر در یک مالتی پلکسر چهار به یک m تعداد خط ورودی و N تعداد خطوط آدرس دهی است. به عنوان مثال اگر ۴ خط ورودی داشته باشیم تعداد خطوط آدرس دهی دو خط خواهد شد، زیرا:

$$m = 2^N \Rightarrow 4 = 2^N \Rightarrow N = 2$$

یعنی برای آدرس دهی دو خط A_0 و A_1 را در نظر می گیریم.

به طور مثال اگر کد خط آدرس (۱۰) باشد ورودی سوم و اگر (۰۱) باشد، مطابق شکل ۳-۳۳ ورودی دوم را به خروجی وصل می کند. در این شکل با آدرس $A_1A_0 = 10$ اطلاعات خط D_1 به خروجی منتقل می شود.



شکل ۳-۳۳ مدار عملی مالتی پلکسر ۴ به ۱ با گیت‌های منطقی

۳-۱۰-۲ مدار مالتی پلکسر چهار به یک شکل ۳-۳۳ را در نرم افزار پیاده سازی کنید.

۳-۱۰-۳ با آدرس دهی مطابق جدول ۳-۲۱ مشخص کنید که خروجی به کدام ورودی متصل می شود. سپس جدول را کامل نمایید.

سؤال ۲۰: در مورد جدول صحت ۲۰-۳ به طور خلاصه شرح دهید.



سؤال ۲۱: اگر در مدار رمز گذار ۱۰ به ۴ دو کلید ۱ و ۹ هم زمان فشرده شود، چه عددی در خروجی ظاهر می شود؟ علت را توضیح دهید.




سؤال ۲۲: اصولاً در صورتی که دو کلید به طور هم زمان یا یکی پس از دیگری فشار داده شود، در خروجی چه اتفاقی می افتد؟ شرح دهید.



جدول ۳-۲۱ جدول صحت مالتی پلکسر ۴ به ۱

| خطوط آدرس | | وضعیت ورودی‌ها | | | | خروجی |
|----------------|----------------|----------------|----------------|----------------|----------------|-------|
| A _۱ | A _۰ | D _۳ | D _۲ | D _۱ | D _۰ | y |
| ۰ | ۰ | ۰ | ۰ | ۰ | ۱ | |
| ۰ | ۱ | ۰ | ۰ | ۱ | ۰ | |
| ۱ | ۰ | ۰ | ۱ | ۰ | ۰ | |
| ۱ | ۱ | ۱ | ۰ | ۰ | ۰ | |

۵-۱۰-۳ مالتی پلکسرها با ورودی‌های بیشتر به صورت آی‌سی به بازار عرضه می‌شود. آی‌سی ۷۴۱۵۱ یک مالتی پلکسر ۸ به ۱ با سه خط آدرس دهی است. یکی از کاربردهای مالتی پلکسر مانند رمزگشاها اجرای توابع منطقی است. در شکل ۳-۳۴ تابع $F = \sum_m(۲, ۵, ۷)$ با یک آی‌سی مالتی پلکسر ۷۴۱۵۱ اجرا شده است.



شکل ۳-۳۴ اجرای تابع با مالتی پلکسر ۸ به ۱

۶-۱۰-۳ مدار شکل ۳-۳۴ را در فضای نرم‌افزاری

ببندید.

۷-۱۰-۳ با تغییر وضعیت خطوط آدرس و تکمیل جدول

صحت ۳-۲۲ اجرای تابع را با مالتی پلکسر تجربه کنید.

جدول ۳-۲۲ جدول صحت تابع اجرا شده با مالتی پلکسر

| خطوط آدرس | | | خروجی | |
|-----------|---|---|-------|---|
| C | B | A | Y | W |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |

تمرین ۳: چگونه می‌توان یک مالتی پلکسر چهار به یک را با خط توان‌ساز $E_n = 1$ طراحی کرد؟ شرح دهید.

۴-۱۰-۳ این مدار را به کمک نرم‌افزار تجربه کنید و

نتایج آزمایش را شرح دهید.

سؤال ۲۳: مزیت استفاده از مالتی پلکسر برای اجرای توابع منطقی را نسبت به رمزگشا بنویسید.



A large green rectangular area containing horizontal dashed lines for writing the answer.