

وجود دارد که میزان جریان دهی خروجی را افزایش می‌دهد.

با استفاده از مدار بافر، مقدار fan out افزایش می‌یابد، یعنی می‌توان تعداد گیت‌های بیشتری را به خروجی گیت اصلی وصل نمود. در این حالت تغذیه خروجی آسیب نمی‌بیند و مدار بارگذاری نمی‌شود. در ادامه فصل در ارتباط با fan out توضیح بیشتری ارائه خواهد شد.

جدول ۲-۱۸ جدول صحت گیت بافر را نشان می‌دهد.

جدول ۲-۱۸ - جدول صحت گیت بافر

A	Y
۰	۰
۱	۱



تمرین کلاسی ۲-۶: جریان

خروجی یک گیت AND حدود ۲۰ میلی‌آمپر است و می‌تواند یک LED را تغذیه کند، در صورتی که بخواهیم تعداد LEDها را افزایش دهیم، چه تغییری در مدار باید ایجاد کنیم؟

جدول ۲-۱۹ گیت‌های منطقی پایه و ترکیبی را همراه با نماد گرافیکی (استاندارد بین‌المللی)، تابع منطقی و جدول صحت آنها را نشان می‌دهد.

$$Y = \overline{A \oplus B}$$

خروجی ورودی ورودی

$$Y = \overline{A} \overline{B} + AB$$

یا

دروازه منطقی NOR انحصاری (XNOR) را به صورت شکل ۲-۳۴ نمایش می‌دهند.

رابطه منطقی XNOR را به صورت: $Y = A \odot B$ نیز نشان می‌دهند!


$$Y = \overline{A \oplus B} = \overline{A} \overline{B} + AB$$

استاندارد بین‌المللی و امریکایی

شکل ۲-۳۴ - نماد دروازه XNOR

چون دروازه‌های منطقی XOR و XNOR از ترکیب دروازه‌های منطقی AND، OR و NOT است بنابراین ساختمان ترانزیستوری آنها نیز ترکیبی از ساختمان گیت‌های اصلی است. به دلیل پیچیدگی مدار از آوردن آنها در این قسمت صرف‌نظر کرده‌ایم.

۲-۳-۵ - دروازه بافر Buffer: این دروازه منطقی مانند گیت NOT یک ورودی و یک خروجی دارد. شکل ۲-۳۵ گیت بافر را نشان می‌دهد.



شکل ۲-۳۵ - گیت بافر

رابطه منطقی این گیت به صورت $Y = A$ است. گیت بافر معمولاً به عنوان جداکننده بین دو طبقه استفاده می‌شود و از بارگذاری روی خروجی جلوگیری می‌نماید. در مدارهای دیجیتال گیت بافر وقتی در خروجی گیت اصلی قرار می‌گیرد، تراز ولتاژ ورودی را عیناً به خروجی مدار انتقال می‌دهد. در داخل گیت بافر مدار تقویت کننده جریان

۱- نماد انگلیسی دروازه منطقی XNOR به صورت

$$Y = \overline{A \oplus B}$$

است.

پیش‌گفتار

دروازه‌های منطقی پایه و ترکیبی به صورت مدارهای الکترونیکی یک پارچه یا با استفاده از رله‌ها، کلیدها و ... ساخته می‌شوند.

از مزایای دروازه‌های ترکیبی این است که در آنها به جای دو یا چند دروازه منطقی پایه فقط از یک دروازه استفاده می‌شود.

۲-۱- ترازهای ولتاژ (Voltage levels):


مدارهای منطقی مدارهایی هستند که می‌توانند دو نوع ولتاژ زیر را از یکدیگر تشخیص دهند:

الف) ولتاژ بالا (High)

ب) ولتاژ پایین (Low)

معمولاً مقدار واقعی ولتاژ چندان مهم نیست و در یک محدوده مشخصی از ولتاژ ممکن است این دو حالت اتفاق بیفتد بنابراین، این ولتاژها فقط به صورت بالا (High) یا پایین (Low) و یا به اختصار H و L بیان می‌شوند ولتاژهای H و L را ترازهای ولتاژ (Voltage levels) نیز می‌گویند.

به عنوان مثال ممکن است ولتاژ بالا را بین ۲ ولت تا ۵ ولت و ولتاژ پایین را بین صفر ولت تا ۰/۸ ولت در نظر بگیرند. مقدار ولتاژها را در این دو فاصله با دو حرف H و L که مخفف High و Low است می‌شناسند (شکل ۲-۱).



شکل ۲-۱- ترازهای ولتاژ

معمولاً به جای استفاده از حروف H و L اکثراً از نمادهای ۱ و ۰ برای توصیف حالت ورودی‌ها و خروجی‌های مدارهای منطقی استفاده می‌کنند. ورودی‌ها و خروجی‌ها بادو حالت زیر تعریف می‌شوند.

الف) منطق مثبت (Positive logic)

ب) منطق منفی (Negative logic)


در منطق مثبت عدد «۱» نشان دهنده ولتاژ بالا (H) و صفر نشان دهنده ولتاژ پایین (L) است.

در منطق منفی عدد «۱» نشان دهنده ولتاژ پایین (L) و صفر نشان دهنده ولتاژ بالا (H) است.

تقریباً به صورت قراردادی، حرف L را در منطق مثبت به کم‌ترین مقدار مثبت و حرف H را به بیشترین مقدار مثبت اختصاص می‌دهند. در منطق منفی حرف L را به بیشترین و حرف H را به کم‌ترین مقدار ولتاژ نسبت می‌دهند.

به عنوان مثال در منطق مثبت ولتاژ ۰/۸ ولت L و ولتاژ ۵ ولت H است در صورتی که منطق منفی ولتاژ ۰/۸ ولت H و ولتاژ ۵ ولت L است.

شکل ۲-۲ ترازهای ولتاژ منطبق مثبت و منفی را نشان می‌دهد.




شکل ۲-۲- ترازهای مثبت و منفی

۲-۲- دروازه‌های منطقی پایه:

دروازه‌های منطقی پایه یا گیت‌ها (gates) مدارهایی هستند که تعداد یک یا بیشتر از یک ورودی و یک خروجی دارند. اگر

به همین ترتیب اگر به ورودی B ولتاژ H و به ورودی A ولتاژ L را اعمال کنیم، دیود D_2 هدایت می‌کند و دیود D_1 به حالت قطع می‌رود. خروجی مدار در حالت H قرار می‌گیرد و ولتاژ خروجی تقریباً برابر با ولتاژ ورودی می‌شود.

اگر به هر دو ورودی A و B ولتاژ H را اعمال کنیم، هر دو دیود D_1 و D_2 هدایت می‌کنند و مانند کلید بسته عمل خواهند کرد در این حالت ولتاژ خروجی تقریباً برابر ولتاژ ورودی می‌شود، (شکل ۵-۲).



شکل ۵-۲- ساختمان دیودی گیت OR در حالت هدایت D_1 و D_2

جدول ۱-۲ وضعیت دیودها را در حالت‌های مختلف نشان می‌دهد.

جدول ۱-۲- وضعیت دیودها در گیت OR

A B	D_1	D_2	V_o
LL	قطع	قطع	L
LH	قطع	هدایت	H
HL	هدایت	قطع	H
HH	هدایت	هدایت	H

ساختمان مدار یک گیت OR با دو ورودی را با استفاده از ترانزیستور در شکل ۶-۲ مشاهده می‌کنید.


در این مدار امیترها و کلکتورهای ترانزیستورها به هم وصل شده‌اند و خروجی مدار نیز از امیتر مشترک دو ترانزیستور گرفته شده است.

اگر به هر دو ورودی A و B ولتاژ L اعمال شود هیچ‌یک از ترانزیستورها هدایت نمی‌کند و ولتاژ خروجی در حالت L قرار می‌گیرد.

سیگنال‌های ورودی در یک ترکیب مشخص در ورودی‌ها ایجاد شود، نتیجه را با توجه به شرایط ورودی و نوع گیت استفاده شده به خارج هدایت می‌کنند.

گیت‌هایی که در این قسمت مورد بررسی قرار می‌دهیم دارای دو ورودی هستند ولی می‌توان آنها را برای مدارهایی با بیشتر از دو ورودی نیز تعمیم داد.


۱-۲-۲- گیت OR (یا): ساختمان مدار گیت OR با دو ورودی را با استفاده از دیود ایده‌آل در شکل ۳-۲ مشاهده می‌کنید.



شکل ۳-۲- ساختمان دیودی گیت OR در حالت قطع D_1 و D_2

در مدار شکل ۳-۲ که با استفاده از دو دیود ساخته شده است، اگر به هر دو ورودی A و B ولتاژ L را اعمال کنیم، دیودها به حالت قطع می‌روند و خروجی مدار در حالت L قرار می‌گیرد.

در شکل ۴-۲ به ورودی A ولتاژ H و به ورودی B ولتاژ L را اعمال می‌کنیم، دیود D_1 هدایت می‌کند و دیود D_2 در حالت قطع قرار می‌گیرد. خروجی مدار در حالت H قرار می‌گیرد. چون در این حالت دیود D_1 مانند یک کلید بسته عمل می‌کند و ولتاژ خروجی تقریباً برابر با ولتاژ ورودی می‌شود.



شکل ۴-۲- ساختمان دیودی گیت OR در حالت هدایت دیود D_1

جدول ۲-۲ وضعیت ترانزیستورها را در حالت‌های مختلف ورودی‌ها نشان می‌دهد.

جدول ۲-۲ وضعیت ترانزیستورها در حالت‌های مختلف ورودی

A B	Tr _۱	Tr _۲	V _O
L L	قطع	قطع	L
L H	قطع	وصل	H
H L	وصل	قطع	H
H H	وصل	وصل	H


برای هر گیت می‌توان جدول صحت یا جدول درستی تعریف کرد و مقادیر ورودی و خروجی را بر اساس صفر و یک منطقی در آن نشان داد.

جدول ۲-۳ جدول صحت گیت OR را نشان می‌دهد.

جدول ۲-۳ جدول صحت گیت OR


ورودی‌ها A B	خروجی Y
۰ ۰	۰
۰ ۱	۱
۱ ۰	۱
۱ ۱	۱

همان‌طور که از جدول درستی گیت OR پیداست، خروجی دروازه منطقی OR زمانی در وضعیت یک منطقی قرار می‌گیرد که دست کم یکی از ورودی‌های آن در وضعیت یک منطقی باشد. گیت OR را با نماد شکل ۲-۹ نشان می‌دهند!




شکل ۲-۹ استاندارد بین‌المللی و امریکایی نماد دروازه منطقی OR

برای اینکه نشان دهیم متغیر A و متغیر B با یکدیگر OR شده‌اند، از رابطه زیر استفاده می‌کنیم:




۱- در استاندارد انگلیسی نماد دروازه منطقی OR به صورت




شکل ۲-۶ ساختمان ترانزیستوری گیت OR در حالت قطع هر دو ترانزیستور

اگر به یکی از ورودی‌های A یا B ولتاژ H اعمال کنیم، ترانزیستور مربوطه هدایت می‌کند و جریان از طریق همان ترانزیستور به مقاومت R می‌رسد، در نتیجه ولتاژ خروجی تقریباً برابر با ولتاژ داده شده به ورودی می‌شود (شکل ۲-۷).



شکل ۲-۷ ساختمان ترانزیستوری گیت OR در حالت وصل ترانزیستور Tr_۱ و قطع ترانزیستور Tr_۲


اگر به هر دو ورودی A و B ولتاژ H بدهیم، مدار مانند حالت قبل عمل می‌کند و ولتاژ خروجی تقریباً برابر با ولتاژ داده شده به ورودی‌ها خواهد شد (شکل ۲-۸).



شکل ۲-۸ ساختمان ترانزیستوری گیت OR در حالت هدایت هر دو ترانزیستور


کلیدهای فشاری (normally closed) nc در حالت عادی بسته و (normally open) no در حالت عادی باز، از جمله کلیدهایی هستند که در مدار معادل کلیدی گیت‌های منطقی استفاده دارند.

شکل ۱۱-۲ این کلیدها را نشان می‌دهد.




شکل ۱۱-۲- نماد کلیدهای nc و no

یک دروازه OR می‌تواند بیش از دو ورودی داشته باشد؛ برای مثال، در شکل ۱۲-۲ یک دروازه با سه ورودی، همراه با مدار معادل کلیدی آن نشان داده شده است:




الف) مدار معادل کلیدی دروازه OR با سه ورودی



ب) نماد دروازه OR با سه ورودی

شکل ۱۲-۲ مدار معادل کلید دروازه OR با سه ورودی و نماد آن مدار دیودی گیت OR با سه ورودی را در شکل ۱۳-۲ مشاهده می‌کنید. در این شکل دیودهای D_1 و D_2 در حالت هدایت و دیود D_3 در حالت قطع است، خروجی در وضعیت H قرار دارد.




شکل ۱۳-۲ مدار دیودی گیت OR با سه ورودی

۱- در استاندارد انگلیسی نماد دروازه منطقی OR با سه ورودی به صورت


$$\begin{matrix} A \\ B \\ C \end{matrix} \geq 1 \quad Y = A + B + C \quad \text{است.}$$

حاصل $(A + B)A + B$ یا Y (خروجی دروازه OR) زمانی یک است که A یا B یا هر دو در وضعیت یک منطقی قرار گیرند. چنانچه خروجی صفر باشد، A و B هر دو در وضعیت صفر منطقی هستند.


شکل ۱۰-۲ حالات مختلف عملکرد دروازه OR را با استفاده از نمادهای آن نشان می‌دهد.




هر دو ورودی صفر خروجی صفر



ورودی A صفر، ورودی B یک، خروجی یک




ورودی A یک، ورودی B صفر، خروجی یک



هر دو ورودی یک خروجی یک


شکل ۱۰-۲ عملکرد دروازه‌های OR با توجه به حالت‌های مختلف ورودی

شکل ۱۴-۲ دروازه منطقی AND را با دو دیود نشان می‌دهد.



شکل ۱۴-۲- ساختمان دیودی گیت AND در حالت اتصال کوتاه دیود D_1 و D_2

در این شکل خروجی در حالت L قرار می‌گیرد و هیچ جریانی از مقاومت R_L عبور نمی‌کند. اگر یکی از دیودها در وضعیت وصل باشد و دیگری در حالت قطع، باز هم خروجی در وضعیت L قرار دارد و جریانی از مقاومت R_L عبور نمی‌کند. شکل ۱۵-۲ گیت AND در حالتی که D_2 هدایت و D_1 قطع است را نشان می‌دهد.



شکل ۱۵-۲- گیت دیودی AND در حالت اتصال کوتاه D_2 و قطع D_1

اگر هر دو دیود D_1 و D_2 در حالت قطع باشند، یعنی ورودی‌ها وضعیت H را دارند، در نتیجه خروجی در حالت H قرار می‌گیرد و جریان I از مقاومت R_L عبور می‌کند. شکل ۱۶-۲ این حالت را نشان می‌دهد.



تمرین کلاسی ۱-۲: مدار دیودی

گیت OR با سه ورودی در حالتی که هر سه دیود در وضعیت قطع باشند را رسم کنید. خروجی در این وضعیت چه حالتی دارد؟



تمرین کلاسی ۲-۲: مدار دیودی

گیت OR با سه ورودی در حالتی که هر سه دیود در وضعیت وصل باشند را رسم کنید. خروجی در این وضعیت چه حالتی دارد؟

جدول ۴-۲ جدول صحت یک دروازه OR با سه ورودی را نشان می‌دهد.

جدول ۴-۲- جدول صحت دروازه منطقی OR با سه ورودی


A	B	C	Y
۰	۰	۰	۰
۰	۰	۱	۱
۰	۱	۰	۱
۰	۱	۱	۱
۱	۰	۰	۱
۱	۰	۱	۱
۱	۱	۰	۱
۱	۱	۱	۱

۲-۲-۲- دروازه منطقی AND (و): ساختمان مدار


دروازه منطقی AND با دو ورودی را با استفاده از دو دیود می‌توان نشان داد.

زمانی ولتاژ خروجی بیشترین مقدار (حالت H) را دارد که دیودها قطع باشند. در صورتی که دیودها در حالت اتصال کوتاه قرار گیرند (هدایت کنند)، ولتاژ خروجی حداقل (حالت L) می‌شود. چرا؟ شرح دهید.

صفر منطقی خواهد بود.



شکل ۲-۱۷- ساختمان ترانزیستوری گیت AND



شکل ۲-۱۶- گیت دیودی AND در حالت قطع هر دو دیود

جدول ۲-۵- جدول صحت گیت AND را در حالت دیودی نشان می‌دهد.

جدول ۲-۵- جدول صحت گیت دیودی AND

AB	D _۱	D _۲	V _o
L L	هدایت	هدایت	L
L H	هدایت	قطع	L
H L	قطع	هدایت	L
H H	قطع	قطع	H



جهت هنرجویان علاقه‌مند:

ساختمان ترانزیستوری گیت AND در چهار حالت:

ورودی $L = A$ ، ورودی $L = B$

ورودی $L = A$ ، ورودی $H = B$

ورودی $H = A$ ، ورودی $L = B$

ورودی $H = A$ ، ورودی $H = B$

رسم کنید و به کلاس ارائه نماید و طرز کار هر

ترانزیستور را در تمام حالت‌ها شرح دهید.

جدول ۲-۶- جدول صحت گیت ترانزیستوری AND را نشان می‌دهد.

جدول ۲-۶- جدول صحت گیت ترانزیستوری AND

ورودی A	ورودی B	Tr _۱	Tr _۲	خروجی Y
L	L	قطع	قطع	L
L	H	قطع	وصل	L
H	L	وصل	قطع	L
H	H	وصل	وصل	H

برای گیت AND نیز می‌توان جدول صحت یا جدول درستی را براساس مقادیر صفر و یک منطقی تعریف کرد. جدول ۲-۷- جدول صحت گیت AND را مطابق مقادیر منطقی نشان می‌دهد.




جهت هنرجویان علاقه‌مند: توجه داشته باشید

که مقدار ولتاژ خروجی در حالت H بستگی به مقدار مقاومت‌های R_L و R دارد. چرا؟ شرح دهید.


ساختمان مدار یک گیت AND با دو ورودی را با استفاده از ترانزیستور در شکل ۲-۱۷ مشاهده می‌کنید. در این مدار دو ترانزیستور به صورت سری در مسیر ولتاژ $+V_{CC}$ و زمین قرار گرفته است. به علت قراردادن ترانزیستورها در وضعیت سری فقط در حالتی که ولتاژ H به هر دو ورودی A و B اعمال کنیم جریان برقرار خواهد شد و در نتیجه مقدار خروجی مدار در حالت H یا ۱ منطقی است. در غیر این حالت ولتاژ خروجی مدار برابر حالت L یا

حاصل AB (A AND B) یا Y (خروجی دروازه‌ای AND) زمانی که A و B هر دو یک باشند برابر با یک و چنانچه یکی یا هر دو ورودی صفر باشند، برابر با صفر است.


شکل ۱۹-۲ عملکرد دروازه AND را در حالات مختلف نشان می‌دهد.




هر دو ورودی صفر، خروجی صفر



ورودی A صفر، ورودی B یک، خروجی صفر



ورودی A یک، ورودی B صفر، خروجی صفر



هر دو ورودی یک، خروجی یک

شکل ۱۹-۲ عملکرد دروازه منطقی AND

جدول ۷-۲- جدول صحت گیت AND

AB	Y
۰ ۰	۰
۰ ۱	۰
۱ ۰	۰
۱ ۱	۱

ورودی‌های A و B را متغیرهای ورودی می‌نامیم. همان‌طور که ذکر شد، هر متغیر در مدارهای دیجیتالی فقط می‌تواند دو مقدار تعریف شده صفر و یک را به خود اختصاص دهد. در صورتی که در جبر معمولی این محدودیت وجود ندارد.

دروازه AND را با نماد^۱ شکل ۱۸-۲ نشان می‌دهند.




شکل استاندارد بین‌المللی و امریکایی

شکل ۱۸-۲ نماد دروازه AND



نکته مهم: در فرایند تألیف این کتاب نمادهای استفاده شده استاندارد بین‌المللی دارند.

برای نشان دادن این موضوع که متغیر A و متغیر B با یک دیگر AND شده‌اند از رابطه زیر استفاده می‌کنیم.




برای ساده نویسی می‌توان علامت نقطه بین متغیرها را حذف کرد و رابطه را به صورت زیر نوشت.

$$Y = AB$$

۱- در استاندارد انگلیسی برای گیت AND از نماد $\&$ استفاده می‌شود.

۲-۲-۳- گیت NOT (نه): مدار معادل گیت NOT منطقی را در فصل اول مشاهده کردید. برای یادآوری مجدداً آن را در شکل ۲-۲۱ نشان می‌دهیم.



شکل ۲-۲۱- ساختمان ترانزیستور گیت NOT

در ترانزیستور فوق اگر ولتاژ ورودی صفر باشد، ولتاژ بیس صفر می‌شود و ترانزیستور در حالت قطع قرار می‌گیرد. در این حالت به علت صفر شدن I_c ، جریانی از مقاومت R عبور نمی‌کند و ولتاژ روی کلکتور ترانزیستور نسبت به زمین برابر با V_{cc} می‌شود. یعنی خروجی مدار در حالت H قرار می‌گیرد. اکنون اگر ولتاژ H را به ورودی مدار بدهیم، ترانزیستور به حالت اشباع می‌رود و خروجی را در حالت L می‌برد.

جدول های ۲-۹ جدول صحت یک گیت NOT را نشان می‌دهد.


جدول ۲-۹- جدول صحت گیت NOT

ورودی A	Tr	خروجی Y
L	قطع	H
H	وصل	L


A	Y
۰	۱
۱	۰

همانطور که مشاهده می‌شود، خروجی عکس ورودی است یعنی وقتی ورودی صفر است خروجی برابر با یک و هنگامی که ورودی یک است خروجی صفر می‌شود.

یک دروازه AND می‌تواند بیش از دو ورودی داشته باشد؛ برای مثال، در شکل ۲-۲۰ یک دروازه با سه ورودی، همراه با مدار معادل کلیدی آن نشان داده شده است.



الف) نماد دروازه منطقی AND



ب) مدار معادل کلیدی دروازه منطقی AND

شکل ۲-۲۰- نماد AND با سه ورودی و مدار معادل کلیدی آن جدول صحت مدار گیت AND با سه ورودی در جدول ۲-۸ نشان داده شده است.

جدول ۲-۸- جدول صحت مدار گیت AND با سه ورودی

A	B	C	Y
۰	۰	۰	۰
۰	۰	۱	۰
۰	۱	۰	۰
۰	۱	۱	۰
۱	۰	۰	۰
۱	۰	۱	۰
۱	۱	۰	۰
۱	۱	۱	۱



تمرین کلاسی ۲-۳:

مدار گیت AND با ۴ ورودی را ترسیم و تحلیل کنید، جدول صحت آن را بکشید.

۱- نماد انگلیسی دروازه AND با سه ورودی به صورت $Y = ABC$ است.

شکل ۲-۲۲- نماد دروازه منطقی NOT را نشان می‌دهد.^۱
 (است) NOT می‌گردد. شکل ۲-۲۳ عملکرد دروازه NAND را نشان می‌دهد.



استاندارد بین المللی و آمریکایی^۲

شکل ۲-۲۲- نماد دروازه‌های منطقی NOT

برای نشان دادن این که خروجی برابر با NOT ورودی است، از رابطه زیر استفاده می‌کنیم.

علامت NOT

$$Y = \overline{A}$$




\overline{A} را به صورت «A بار» یا «A، نات» می‌خوانیم.

۲-۳-۲ دروازه‌های منطقی ترکیبی

با ترکیب برخی از دروازه‌های اساسی با یکدیگر دروازه‌های منطقی جدیدی ساخته می‌شوند که در ساخت مدارهای الکترونیکی دیجیتال و کامپیوتری می‌توانند بسیار مفید باشند. دروازه‌های منطقی ترکیبی نیز به صورت مدارهای الکترونیکی یک پارچه یا با استفاده از رله‌ها و کلیدها ساخته می‌شوند. از مزایای دروازه‌های ترکیبی این است که به جای دو یا چند دروازه اساسی می‌توانیم فقط از یک دروازه استفاده کنیم. در ادامه به تشریح دروازه‌های ترکیبی می‌پردازیم.


۲-۳-۱- دروازه منطقی NAND (Not AND): دروازه

منطقی NAND از ترکیب دروازه AND و NOT بوجود می‌آید. به عبارت دیگر، ابتدا ورودی‌های این دو دروازه با یک دیگر AND می‌شوند و حاصل آن (که صفر یا یک




شکل ۲-۲۳- عملکرد دروازه NAND

همان طور که در دروازه‌های منطقی دیگر مشاهده کردید نماد انگلیسی نیز برای دروازه‌های منطقی وجود دارد^۳ برای ساده شدن ترسیم دروازه‌های منطقی NAND، می‌توانیم به جای شکل ۲-۲۳ از نمادهای شکل ۲-۲۴ استفاده کنیم.^۴




شکل ۲-۲۴- نماد دروازه منطقی NAND

۳- نماد انگلیسی عملکرد گیت NAND به صورت



است.

۴- در استاندارد انگلیسی گیت NAND به صورت



است.

۱- لازم به ذکر است که در اصل، علامت دایره در نماد دروازه منطقی NOT بیانگر عمل NOT می‌باشد. این علامت را در قسمت‌های بعد نیز در ورودی یا خروجی دروازه‌های منطقی مختلف خواهید دید. بنابراین هرگاه یک سیگنال از علامت دایره عبور کند معکوس خواهد شد. در بعضی کتب، به جای علامت دایره به معنی NOT از یک مثلث مطابق شکل نیز استفاده می‌کنند.

۲- نماد استاندارد انگلیسی دروازه منطقی NOT به صورت





جهت هنرجویان علاقه مند:

آیا می‌توانید نماد استاندارد انگلیسی گیت NAND با سه ورودی را رسم کنید؟

جدول صحت دروازه منطقی NAND با سه ورودی به صورت جدول ۲-۱۲ است.

جدول ۲-۱۲ - جدول صحت گیت NAND با سه ورودی

A	B	C	$\overline{Y=ABC}$
۰	۰	۰	۱
۰	۰	۱	۱
۰	۱	۰	۱
۰	۱	۱	۱
۱	۰	۰	۱
۱	۰	۱	۱
۱	۱	۰	۱
۱	۱	۱	۰



نکته مهم: در گیت NAND زمانی خروجی صفر می‌شود که همه ورودی‌ها یک باشند.

همان‌گونه که ملاحظه می‌کنید، حاصل \overline{ABC} می‌تواند صفر یا یک باشد. این موضوع نشان می‌دهد که ابتدا سه متغیر A، B و C با یکدیگر AND شده‌اند و حاصل آن یعنی خروجی دروازه AND، NOT شده است.



تمرین کلاسی ۴-۲: نماد

گیت NAND را با چهار ورودی رسم کنید و جدول صحت آن را تنظیم نمایید.

جدول ۲-۱۰ جدول صحت دروازه منطقی NAND را نشان می‌دهد.

جدول ۲-۱۰ - جدول صحت دروازه منطقی NAND و AND

A	B	AB	\overline{AB}
۰	۰	۰	۱
۰	۱	۰	۱
۱	۰	۰	۱
۱	۱	۱	۰


جدول صحت ۲-۱۰ را می‌توانیم به صورت خلاصه‌تر مطابق جدول ۲-۱۱ بنویسیم.

جدول ۲-۱۱ - جدول خلاصه شده دروازه NAND

A	B	Y
۰	۰	۱
۰	۱	۱
۱	۰	۱
۱	۱	۰

همان‌طور که از جدول ۲-۱۱ پیداست، خروجی دروازه NAND زمانی در وضعیت یک منطقی قرار می‌گیرد که دست کم یکی از ورودی‌های آن در وضعیت صفر منطقی باشد.

دروازه منطقی NAND نیز مانند دروازه منطقی AND می‌تواند بیش از دو ورودی داشته باشد. شکل ۲-۲۵ نماد یک دروازه منطقی NAND را با سه ورودی نشان می‌دهد.




استاندارد بین‌المللی و امریکایی

شکل ۲-۲۵ - نماد گیت NAND با سه ورودی

۲-۳-۲- دروازه منطقی NOR (NOT OR):

دروازه منطقی NOR از ترکیب دروازه‌های OR و NOT بوجود می‌آید. به عبارت دیگر، ابتدا ورودی‌های این دروازه منطقی با یک دیگر OR می‌شوند و حاصل آن (که صفر یا یک است) را NOT می‌کنند. در شکل ۲-۲۷ عملکرد دروازه NOR نشان داده شده است.^۱



شکل ۲-۲۷- عملکرد دروازه منطقی NOR

برای ساده شدن ترسیم دروازه منطقی NOR می‌توان به جای شکل ۲-۲۷ از نماد شکل ۲-۲۸ استفاده کرد.^۲




استاندارد بین المللی و امریکایی

شکل ۲-۲۸- نماد گیت NOR

جدول ۲-۱۳ جدول صحت دروازه منطقی OR و NOR را نشان می‌دهد.

۱- در استاندارد انگلیسی عملکرد گیت NOR به صورت




است.

۲- نماد NOR در استاندارد انگلیسی $Y = \overline{A+B}$


ساختمان دروازه منطقی NAND: دروازه منطقی

NAND در بعضی از فناوری‌های ساخت مدارهای مجتمع، از (ICها) دروازه پایه محسوب می‌شود، به طوری که سایر دروازه‌های منطقی با استفاده از این نوع دروازه منطقی ساخته می‌شوند. در شکل ۲-۲۶ مدار الکترونیکی یک نمونه دروازه منطقی NAND را مشاهده می‌کنید.



شکل ۲-۲۶- مدار الکترونیکی ساده دروازه منطقی NAND

همانطور که در شکل ۲-۲۶ مشاهده می‌کنید مدار الکترونیکی دروازه منطقی NAND ترکیبی از مدار الکترونیکی دروازه منطقی AND و مدار الکترونیکی دروازه منطقی NOT است که با هم عملکرد NAND را بوجود می‌آورند. علت قراردادن دیود DC در مدار، جلوگیری از تاثیر ولتاژهای ناخواسته در خروجی است که به آن حاشیه نویز می‌گویند. در انتهای همین فصل در این باره توضیح خواهیم داد.

 ساختمان داخلی دروازه‌های منطقی که در الکترونیک و کامپیوتر کاربرد دارند، شامل قطعات و مدارهای الکترونیکی است. در طراحی ساختمان یک دروازه منطقی به منظور افزایش سرعت عملکرد مدار، تا حد امکان از حداقل قطعات استفاده می‌شود.

جدول ۱۵-۲- جدول صحت گیت NOR با سه ورودی

A	B	C	Y
۰	۰	۰	۱
۰	۰	۱	۰
۰	۱	۰	۰
۰	۱	۱	۰
۱	۰	۰	۰
۱	۰	۱	۰
۱	۱	۰	۰
۱	۱	۱	۰



نکته مهم: توجه داشته باشید زمانی خروجی گیت NOR یک می شود که همه ورودی ها صفر باشند.

حاصل $\overline{A+B+C}$ می تواند صفر یا یک باشد. این عبارت نشان می دهد که ابتدا سه متغیر A، B و C با یکدیگر OR می شوند و حاصل آن (حاصل OR که صفر یا یک است) NOT می گردد. دروازه NOR با بیش از سه ورودی نیز ساخته شده است.



تمرین کلاسی ۵-۲: نماد گیت NOR را با ۴ ورودی رسم کنید و جدول صحت آن را تنظیم نمایید.

ساختمان ورودی گیت NOR شکل ۳۰-۲ مدار الکترونیکی بسیار ساده ای از دروازه منطقی NOR را نشان می دهد.

جدول ۱۳-۲- جدول صحت گیت های OR و NOR


A	B	A + B	$\overline{A + B}$
۰	۰	۰	۱
۰	۱	۱	۰
۱	۰	۱	۰
۱	۱	۱	۰

جدول صحت ۱۳-۲ را می توانیم به صورت خلاصه تر مطابق جدول ۱۴-۲ بنویسیم.

جدول ۱۴-۲- جدول خلاصه شده دروازه منطقی NOR

A	B	$Y = \overline{A + B}$
۰	۰	۱
۰	۱	۰
۱	۰	۰
۱	۱	۰

همان طور که از جدول صحت ۱۴-۲ پیداست، خروجی دروازه NOR زمانی در وضعیت یک منطقی قرار می گیرد که همه ورودی های آن در وضعیت صفر منطقی باشند. دروازه NOR نیز مانند سایر دروازه های منطقی می تواند بیش از دو ورودی داشته باشد. شکل ۲۹-۲ یک دروازه NOR با سه ورودی را نشان می دهد.



شکل ۲۹-۲- نماد گیت NOR با سه ورودی

جدول ۱۵-۲- جدول صحت گیت NOR با سه ورودی را نشان می دهد.

۱- در استاندارد انگلیسی نماد NOR با سه ورودی به صورت



برای بررسی عملکرد دروازه منطقی OR انحصاری می‌توان از مدار کلیدی استفاده کرد.


یادآوری مهم: به نکته زیر توجه کنید و آن را

به خاطر بسپارید.

شستی‌های در حالت عادی باز: این کلیدها در شرایط عادی و حالت آزاد، باز هستند و در صورتی که تغییر حالت پیدا کنند یا به آنها فشار وارد شود، به صورت حالت بسته در می‌آیند. شستی‌های در حالت عادی باز یا normally open می‌نامند و آنها را با NO نمایش می‌دهند.


شستی‌های در حالت عادی بسته: این شستی‌ها در حالت عادی بسته هستند و اگر به آنها فشار وارد شود باز می‌شوند. این شستی‌ها را Normally closed یا NC می‌نامند. در ادامه از این کلیدها با اصطلاح NO و NC نام خواهیم برد.

مدار کلیدی گیت XOR را در شکل ۲-۳۱ مشاهده می‌کنید.



شکل ۲-۳۱ مدار معادل کلیدی دروازه OR انحصاری

شستی‌های A و B، شستی‌های دوتایی دوبله NO و NC هستند که با فشار دادن آنها، یکی از کنتاکت‌های آن بسته می‌شود و کنتاکت دیگر آن باز می‌گردد. از این نوع شستی‌ها برای راه‌اندازی مدارهای فرمان سیستم‌های قدرت مانند موتورهای الکتریکی استفاده می‌شود.



شکل ۲-۳۰ مدار الکترونیکی ساده گیت NOR

شکل ۲-۳۰ نشان می‌دهد که مدار الکترونیکی دروازه منطقی NOR ترکیبی از مدار الکترونیکی دروازه منطقی OR و مدار الکترونیکی دروازه منطقی NOT که با هم عملکرد NOR را به وجود می‌آورند.



جهت هنرجویان علاقه‌مند: آیا می‌توانید مدار الکترونیکی دیگری برای دروازه‌های منطقی NAND و NOR رسم کنید و آن‌را تحلیل نمایید. نتیجه تحقیق خود را به کلاس ارائه کنید.

۲-۳-۳ دروازه OR انحصاری XOR

(Exclusive OR): این دروازه فقط دارای دو ورودی است و خروجی آن زمانی یک است که دو ورودی در سطوح منطقی متفاوت باشند (ورودی‌ها یکسان نباشد). جدول صحت ۱۶-۲ مربوط به دروازه OR انحصاری است.

جدول ۱۶-۲ جدول صحت دروازه OR انحصاری

A	B	Y
۰	۰	۰
۰	۱	۱
۱	۰	۱
۱	۱	۰


۴-۳-۲- دروازه NOR انحصاری

(Exclusive NOR-XNOR): این دروازه نیز مانند XOR فقط دو ورودی دارد و خروجی آن زمانی یک است که هر دو ورودی آن در یک سطح منطقی باشند (هر دو ورودی یک یا صفر باشند). جدول صحت ۱۷-۲ مربوط به دروازه NOR انحصاری است.

جدول ۱۷-۲- جدول صحت XNOR

A	B	Y
۰	۰	۱
۰	۱	۰
۱	۰	۰
۱	۱	۱

مدار کلیدی شکل ۳۳-۲ عملکرد دروازه منطقی X-NOR را نشان می‌دهد.



شکل ۳۳-۲- عملکرد دروازه XNOR

همانطور که از شکل ۳۳-۲ پیداست، اگر هیچ نیرویی به شستی A و B وارد نگردد، ($B=0$ و $A=0$) مسیر جریان در مدار بسته است، و $V_0 = 5V$ می‌شود و اگر هر دو شستی را فشار دهیم ($B=1$ و $A=1$) باز هم مسیر جریان مدار بسته است، و $V_0 = 5V$ می‌شود. حال اگر فقط یکی از شستی‌ها را فشار دهیم ($B=0$ و $A=1$) یا ($B=1$ و $A=0$) مسیر جریان در مدار باز می‌شود و $V_0=0V$ می‌گردد.

برای این که نشان دهیم متغیر A با متغیر B، NOR انحصاری (XNOR) شده است از رابطه زیر استفاده می‌کنیم.

فرض می‌کنیم وضعیت صفر منطقی به گونه‌ای باشد که هیچ نوع فشاری به شستی وارد نشود (شستی‌ها NO و NC حالت طبیعی خود را داشته باشد) و وضعیت یک منطقی حالتی باشد که به شستی فشار وارد می‌کنیم. اکنون فرض کنید به هیچ کدام از شستی‌ها نیرو وارد نکنیم ($B=0$ و $A=0$). در این صورت، هر دو مسیر عبور جریان قطع و $V_0 = 0V$ است.

حال اگر به هر دو شستی نیرو وارد کنیم ($A=1$ و $B=1$)، وضعیت حالات اتصال NO و NC شستی‌های دوبل عوض می‌شود و باز هم هر دو مسیر عبور جریان قطع می‌شود، در این حالت $V_0 = 0V$ خواهد شد. چنانچه فقط به یکی از شستی‌ها نیرو وارد کنیم ($B=0$ و $A=1$ یا $B=1$ و $A=0$)، یکی از مسیرها بسته می‌شود و V_0 را به ۵ ولت می‌رساند.

بنابراین، خروجی این دروازه زمانی در وضعیت یک منطقی قرار می‌گیرد که دو ورودی آن از نظر سطح منطقی به یک صورت نباشند (عکس یک دیگر باشند). برای این که نشان دهیم متغیر A با متغیر B، OR انحصاری شده است، از رابطه زیر استفاده می‌کنیم:


$$Y = A \oplus B$$

ورودی ورودی علامت انحصاری OR

$$Y = \overline{AB} + A\overline{B}$$

یا

دروازه OR انحصاری را به صورت شکل ۳۲-۲ نمایش می‌دهند!



شکل ۳۲-۲- نماد گیت XOR در استاندارد آمریکایی و بین‌المللی

۱- نماد انگلیسی دروازه منطقی XOR به صورت $Y = A \oplus B$ است.

وجود دارد که میزان جریان دهی خروجی را افزایش می‌دهد.

با استفاده از مدار بافر، مقدار fan out افزایش می‌یابد، یعنی می‌توان تعداد گیت‌های بیشتری را به خروجی گیت اصلی وصل نمود. در این حالت تغذیه خروجی آسیب نمی‌بیند و مدار بارگذاری نمی‌شود. در ادامه فصل در ارتباط با fan out توضیح بیشتری ارائه خواهد شد.

جدول ۲-۱۸ جدول صحت گیت بافر را نشان می‌دهد.

جدول ۲-۱۸ - جدول صحت گیت بافر

A	Y
۰	۰
۱	۱



تمرین کلاسی ۲-۶: جریان

خروجی یک گیت AND حدود ۲۰ میلی‌آمپر است و می‌تواند یک LED را تغذیه کند، در صورتی که بخواهیم تعداد LEDها را افزایش دهیم، چه تغییری در مدار باید ایجاد کنیم؟

جدول ۲-۱۹ گیت‌های منطقی پایه و ترکیبی را همراه با نماد گرافیکی (استاندارد بین‌المللی)، تابع منطقی و جدول صحت آنها را نشان می‌دهد.

$$Y = \overline{A \oplus B}$$


خروجی ورودی ورودی

$$Y = \overline{A} \overline{B} + AB$$

یا

دروازه منطقی NOR انحصاری (XNOR) را به صورت شکل ۲-۳۴ نمایش می‌دهند.

رابطه منطقی XNOR را به صورت $Y = A \oplus B$ نیز نشان می‌دهند!




استاندارد بین‌المللی و امریکایی

شکل ۲-۳۴ - نماد دروازه XNOR

چون دروازه‌های منطقی XOR و XNOR از ترکیب دروازه‌های منطقی AND، OR و NOT است بنابراین ساختمان ترانزیستوری آنها نیز ترکیبی از ساختمان گیت‌های اصلی است. به دلیل پیچیدگی مدار از آوردن آنها در این قسمت صرف‌نظر کرده‌ایم.

۲-۳-۵ - دروازه بافر Buffer: این دروازه منطقی مانند گیت NOT یک ورودی و یک خروجی دارد. شکل ۲-۳۵ گیت بافر را نشان می‌دهد.



شکل ۲-۳۵ - گیت بافر









رابطه منطقی این گیت به صورت $Y = A$ است. گیت بافر معمولاً به عنوان جداکننده بین دو طبقه استفاده می‌شود و از بارگذاری روی خروجی جلوگیری می‌نماید. در مدارهای دیجیتال گیت بافر وقتی در خروجی گیت اصلی قرار می‌گیرد، تراز ولتاژ ورودی را عیناً به خروجی مدار انتقال می‌دهد. در داخل گیت بافر مدار تقویت کننده جریان

۱- نماد انگلیسی دروازه منطقی XNOR به صورت

$$Y = \overline{A \oplus B}$$


=1

جدول ۱۹-۲- گیت‌های پایه و ترکیبی همراه با نماد، تابع منطقی و جدول درستی

نام دروازه	نماد (سمبل گرافیکی)	تابع منطقی	جدول درستی															
AND		$Y = AB$	<table border="1"> <thead> <tr> <th>A</th> <th>B</th> <th>Y</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>1</td></tr> </tbody> </table>	A	B	Y	0	0	0	0	1	0	1	0	0	1	1	1
A	B	Y																
0	0	0																
0	1	0																
1	0	0																
1	1	1																
OR		$Y = A + B$	<table border="1"> <thead> <tr> <th>A</th> <th>B</th> <th>Y</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>1</td></tr> </tbody> </table>	A	B	Y	0	0	0	0	1	1	1	0	1	1	1	1
A	B	Y																
0	0	0																
0	1	1																
1	0	1																
1	1	1																
NOT		$Y = \bar{A}$	<table border="1"> <thead> <tr> <th>A</th> <th>Y</th> </tr> </thead> <tbody> <tr><td>0</td><td>1</td></tr> <tr><td>1</td><td>0</td></tr> </tbody> </table>	A	Y	0	1	1	0									
A	Y																	
0	1																	
1	0																	
NAND		$Y = \overline{AB} = (AB)'$	<table border="1"> <thead> <tr> <th>A</th> <th>B</th> <th>Y</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>0</td></tr> </tbody> </table>	A	B	Y	0	0	1	0	1	1	1	0	1	1	1	0
A	B	Y																
0	0	1																
0	1	1																
1	0	1																
1	1	0																
NOR		$Y = \overline{A+B} = (A+B)'$	<table border="1"> <thead> <tr> <th>A</th> <th>B</th> <th>Y</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>0</td></tr> </tbody> </table>	A	B	Y	0	0	1	0	1	0	1	0	0	1	1	0
A	B	Y																
0	0	1																
0	1	0																
1	0	0																
1	1	0																
XOR		$Y = A \oplus B = \bar{A}B + A\bar{B}$	<table border="1"> <thead> <tr> <th>A</th> <th>B</th> <th>Y</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>0</td></tr> </tbody> </table>	A	B	Y	0	0	0	0	1	1	1	0	1	1	1	0
A	B	Y																
0	0	0																
0	1	1																
1	0	1																
1	1	0																
XNOR		$Y = \overline{A \oplus B} = \bar{A}B + AB$	<table border="1"> <thead> <tr> <th>A</th> <th>B</th> <th>Y</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>1</td></tr> </tbody> </table>	A	B	Y	0	0	1	0	1	0	1	0	0	1	1	1
A	B	Y																
0	0	1																
0	1	0																
1	0	0																
1	1	1																
Buffer		$Y = A$	<table border="1"> <thead> <tr> <th>A</th> <th>Y</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td></tr> </tbody> </table>	A	Y	0	0	1	1									
A	Y																	
0	0																	
1	1																	

برابر با ۵ نشان می‌دهد.

fan-out را گنجایش خروجی یک گیت مشخص نیز می‌نامند به عبارت دیگر بدون ایجاد اختلال در کار معمولی این گیت قابل متصل شدن به تعداد گیت‌های تعریف شده در fan-out است.



شکل ۳۷-۲- گیت NAND با fan-out برابر ۵

۲-۴-۳- حاشیه نویز Marginal noise: حاشیه نویز در یک گیت منطقی، تأثیر دامنه نویز در ورودی مدار منطقی است. به عبارت دیگر میزان امنیتی است که با ظاهر شدن نویز (هر نوع ولتاژ ناخواسته) در ورودی یک مدار منطقی، بتوانیم اطلاعات را بدون خطا انتقال دهیم و دریافت کنیم. به عبارت دیگر اگر دامنه ولتاژ ناخواسته بیشتر از حاشیه نویز تعریف شده باشد، موجب تغییر وضعیت مدار شده و خروجی نادرست را نتیجه می‌دهد. مثلاً اگر حاشیه نویز تعریف شده برابر ۰/۸ ولت باشد در این حالت، سیگنال نویز نباید به مقداری بیشتر از ۰/۸ ولت برسد. در غیر این صورت موجب بروز خطایی در مدار خواهد شد.

تقریباً در همه جا، سیگنال‌های الکترونیکی نامطلوبی وجود دارند که قادر به القاء ولتاژها درسیم‌های رابط بین مدارهای منطقی هستند شکل ۳۸-۲ حاشیه نویز را در محدوده ولتاژ ورودی و محدوده ولتاژ خروجی نشان می‌دهد. حاشیه نویز سطح بالا بین سطح بالای ولتاژ ورودی و سطح بالای ولتاژ خروجی قرار دارد و به همین ترتیب حاشیه نویز سطح




تمرین کلاسی ۷-۲: برای رابطه

دروازه‌های منطقی XOR و XNOR با استفاده از دروازه‌های منطقی پایه، مداری طراحی کنید.

۲-۴-۲- مشخصات ویژه دروازه‌های منطقی

مشخصات خانواده‌ای سی‌های دیجیتال معمولاً از طریق تحلیل مدار گیت‌های پایه‌ای در هر خانواده با هم مقایسه می‌شوند. مهمترین پارامترهای مورد ارزیابی و مقایسه در این خانواده‌ها مقادیر fan-out ، fan-in ، حاشیه نویز، تأخیر در انتشار و توان تلف شده است. اکنون به بررسی مختصری درباره این مشخصه‌ها می‌پردازیم.

۲-۴-۱- fan-in: حداکثر تعداد ورودی که یک گیت منطقی می‌تواند قبول کند را fan-in آن گیت می‌گویند. مثلاً اگر یک گیت محدود به ۶ ورودی باشد، گوییم fan-in این گیت برابر ۶ است. شکل ۳۶-۲ گیت AND را با ۶ ورودی نمایش می‌دهد.




شکل ۳۶-۲- گیت AND با ۶ ورودی

۲-۴-۲- fan-out: حداکثر تعداد گیت‌هایی که می‌تواند از طریق خروجی یک گیت تغذیه شود را fan-out آن گیت گوییم. مثلاً اگر یک گیت دارای fan-out برابر ۵ باشد خروجی این گیت می‌تواند به ۵ ورودی گیت‌های مختلف یا یکسان وصل شود و آنها را تغذیه کند، به عبارت دیگر با اتصال ۵ گیت به خروجی گیت مورد نظر، ولتاژ خروجی برای حالات منطقی صفر و یک حفظ می‌شود.

شکل ۳۷-۲ یک نمونه کاربرد گیت NAND را با fan-out

می‌کند. زمان تأخیر انتشار بسیار کوتاه و در حدود چند نانو ثانیه (nsec) است. هر چه تعداد گیت‌ها کمتر باشد تأخیر در انتشار کمتر است. شکل ۲-۴۰ تأخیر در انتشار را در یک دروازه منطقی نشان می‌دهد.



شکل ۲-۴۰- تأخیر در انتشار در دروازه منطقی OR

۲-۴-۵- توان تلف شده Power dissipation:

مقدار توانی که در هر گیت به صورت حرارت تلف می‌شود را توان تلف شده آن گیت می‌گویند و مقدار توان تلف شده بر حسب میلی‌وات اندازه‌گیری می‌شود.


۲-۵- استفاده از data book

معمولاً در ساخت دروازه‌های منطقی که عملاً به صورت آی‌سی (IC) در اختیار ما قرار می‌گیرند، از ترانزیستورهای معمولی یا ترانزیستورهای MOSFET استفاده می‌شود.

اگر در یک آی‌سی از فناوری ترانزیستورهای معمولی استفاده شود، نام آن با حروف SN۷۴ آغاز می‌شود شماره‌هایی که بعد از عدد ۷۴ می‌آید نوع دروازه منطقی یا مدارهای منطقی دیگر را مشخص می‌کند. با مراجعه به کتاب‌های اطلاعات آی‌سی (Transistor Transistor Logic) - (TTL Data Book) می‌توان به نوع آی‌سی پی‌برد. به این نوع آی‌سی‌ها، سری TTL می‌گویند.

۱- در مورد ترانزیستورهای Mosfet به طور اجمالی در کتاب الکترونیک عمومی ۲ بحث شده است.


پایین در حد فاصل سطح پایین ولتاژ ورودی و سطح پایین ولتاژ خروجی قرار می‌گیرد.



شکل ۲-۳۸- حاشیه نویز

مثال ۲-۱: حاشیه نویز سطح بالا و سطح پایین را در

شکل ۲-۳۹ بدست آورید.



شکل ۲-۳۹- مربوط به مثال

حل:

$$\begin{aligned} \text{حاشیه نویز سطح بالا} &= 5/7 - 4/9 = 0/8 \\ \text{حاشیه نویز سطح پایین} &= 1/1 - 0/7 = 0/4 \end{aligned}$$


۲-۴-۴- تأخیر در انتشار Propagation delay: تأخیر

در انتشار عبارت است از زمانی که خروجی یک دروازه منطقی لازم دارد تا تغییر ورودی را از یک حالت به حالت دیگر ظاهر نماید، به عبارت دیگر هر چه تأخیر کمتر باشد سرعت انتقال اطلاعات بیشتر می‌شود.

بنابراین تأخیر در انتشار، یکی از پارامترهای مهمی است که سرعت عملکرد یک سیستم منطقی را مشخص


ساختمان داخلی گیت NOT را می‌توانید در شکل ۲-۴۳ مشاهده کنید.

R_C که از خارج به آی سی متصل می‌شود را مقاومت pull up می‌گویند. Pull up به معنی بالا کشیدن است و در اینجا به معنی کامل کردن مدار داخلی به کار می‌رود.



شکل ۲-۴۳- ساختمان داخلی یک گیت نوع کلکتور باز

هنگام تعویض یک دروازه منطقی معیوب با یک دروازه منطقی سالم باید به نوع دروازه (معمولی یا کلکتور باز) توجه کنید. زیرا شکل ظاهری و نماد هر دو نوع آی سی مشابه است. معمولاً در کتاب‌های مرجع برای هر شماره آی سی، نوع معمولی یا کلکتور باز بودن را مشخص می‌کنند. در اغلب این کتاب‌ها فرض را بر این می‌گیرند که همه آی سی‌ها معمولی‌اند و فقط آی سی‌های کلکتور باز را مشخص می‌کنند. یکی از مزایای آی سی‌های کلکتور باز این است که اگر خروجی آنها را به یکدیگر وصل کنیم، مانند دروازه منطقی AND عمل می‌کنند. (شکل ۲-۴۴)




شکل ۲-۴۴- دروازه منطقی AND کلکتور باز

اگر در ساخت آی سی مدارهای منطقی از فناوری ترانزیستور MOSFET استفاده شده باشد نام آی سی با حروف CD۴۰ شروع می‌شود. شماره‌هایی که بعد از عدد ۴۰ قرار می‌گیرند، نوع دروازه منطقی یا مشخصه‌های دیگر آن را مشخص می‌کند. به این نوع آی سی‌ها سری CMOS می‌گویند.

ولتاژ تغذیه آی سی‌های سری TTL از ۴/۷۵ ولت تا ۵/۲۵ ولت و ولتاژ تغذیه آی سی‌های سری CMOS از ۳ ولت تا ۱۵ ولت است. ولتاژ سطح منطقی یک در این نوع آی سی‌ها، حدود ولتاژ تغذیه آن است.

خروجی آی سی‌های سری TTL در دو نوع معمولی (Totem pole) و کلکتور باز (Open Collector) ساخته می‌شود.


در نوع معمولی مدار را به همان صورتی که طرح کرده‌ایم می‌توانیم بسازیم برای مثال برای ساختن مدار شکل ۲-۴۱ در عمل سه دروازه منطقی استفاده شده‌است.



شکل ۲-۴۱- مدار دروازه منطقی - معمولی (Totem Pole)

در آی سی‌های نوع کلکتور باز خروجی دروازه‌های منطقی را با یک مقاومت حدود $1K\Omega$ به $+V_{CC}$ متصل می‌کنیم.

شکل ۲-۴۲ نحوه اتصال این مقاومت را نشان می‌دهد.



شکل ۲-۴۲- مدار دروازه منطقی کلکتور باز

به این نوع AND، AND سیمی می‌گویند. توجه داشته باشید که دروازه‌های معمولی را به هیچ عنوان نباید به یک‌دیگر متصل کنید.

همه دروازه‌های منطقی که در ماشین حساب‌ها و دستگاه‌های مشابه آن به کار می‌روند، الکترونیکی هستند و از سرعت قطع و وصل بسیار بالایی برخوردارند. در صنعت، گاهی به دروازه‌های منطقی نیاز داریم که بتوانند ولتاژهای بالا (مثلاً ۲۲۰ ولت برق شهر) را در خروجی خود با سرعت بسیار بالا قطع و وصل کنند.

جدول ۲-۲۰- جدول مربوط به دروازه منطقی NAND

GUARANTEED OPERATING RANGES

Symbol	Parameter	Min	Typ	Max	Unit
V _{CC}	Supply Voltage	4.75	5.0	5.25	V
T _A	Operating Ambient Temperature Range	0	25	70	°C
I _{OH}	Output Current - High			- 0.4	mA
I _{OL}	Output Current - Low			8.0	mA

جدول ۲-۲۱- جدول فارسی مربوط به دروازه منطقی

NAND

واحد	بیشترین	نوع	کمترین	مشخصه	علامت
V	۵/۲۵	۰/۵	۴/۷۵	ولتاژ تغذیه	V _{CC}
°C	۷۰	۲۵	۰	حد محدوده دمایی عملکرد	T _A
mA	- ۰/۴			جریان بالای خروجی	I _{OH}
mA	۰/۸			جریان پایین خروجی	I _{OL}


در شکل ۴۶ - ۲ نمای ظاهری این آی‌سی‌ها را در دو نوع پلاستیکی مشاهده می‌کنید.

در این گونه موارد، دروازه‌های منطقی که با استفاده از رله‌های الکترومغناطیسی یا قطعات الکترونیک صنعتی ساخته می‌شوند را به کار می‌برند.

۱-۵-۲- برگه اطلاعات IC (Data sheet):

دروازه‌های منطقی پایه را معمولاً به صورت آی‌سی (IC) می‌سازند و غالباً در هر آی‌سی ۲ تا ۶ دروازه منطقی قرار می‌گیرند. اطلاعات مربوط به ICها را معمولاً در کتاب اطلاعات Data book به صورت برگه‌های اطلاعاتی Data sheet قرار می‌دهند.

شکل ۴۵-۲ قسمتی از برگه اطلاعات آی‌سی شماره SN74LS00 که مربوط به دروازه منطقی NAND است را نشان می‌دهد. اطلاعات برگه‌ای از یک Data book است.



شکل ۴۵-۲- آی‌سی ۷۴LS۰۰ مربوط به دروازه منطقی NAND

همان‌طور که در شکل ۴۵-۲ مشاهده می‌کنید این آی‌سی دارای ۱۴ پایه است که پایه ۱۴ مربوط به تغذیه

حروفی که همراه با شماره تراشه (IC) می‌آید دسته‌بندی می‌شود که در این قسمت به تشریح تعدادی از این دسته‌بندی‌ها می‌پردازیم.

الف) تراشه‌های TTL استاندارد (Std TTL): در دسترس‌ترین، ارزان‌ترین و در عین حال متنوع‌ترین نوع آی‌سی‌هاست. این آی‌سی‌ها دارای تأخیر انتشار حدود 10 nsec و توان مصرفی هر دروازه حدود 10 mw می‌باشد.



نکته مهم: اطلاعات مربوط

به دسته‌بندی تراشه‌ها صرفاً جهت آشنایی آمده است و فراگیر باید بتواند با مراجعه به منابع از اطلاعات استفاده کند. لذا نیازی به خاطر سپردن این اطلاعات نیست و در صورت پرسش در آزمون باید اطلاعات Data sheet در اختیار هنرجو قرار گیرد.

ب) تراشه‌های TTL شاتکی کم‌مصرف پیشرفته (ALS TTL): شبیه سری LS است ولی در فرایندهای ساخت آن از فناوری پیشرفته‌تری استفاده شده است. ضریب تقویت بالا، تأخیر انتشار حدود 4 nsec و توان مصرفی هر دروازه حدود 1 mw از ویژگی‌های این نوع آی‌سی است.

پ) تراشه‌های TTL شاتکی پیشرفته (ASTTL): برای سرعت‌های بسیار بالا ساخته شده است که این افزایش سرعت میزان جریان مصرفی آن را زیاد کرده است. تأخیر انتشار در این نوع آی‌سی‌ها حدود $1/5\text{ nsec}$ و توان مصرفی هر دروازه حدود 22 mw است.

ت) تراشه‌های TTL شاتکی سریع (F TTL): از نظر سرعت و توان مصرفی مانند سری AS است.

ث) تراشه‌های TTL توان بالا (H TTL): به علت جریان مصرفی بسیار بالا از رده خارج شده است.



مدار مجتمع با پایه‌های کوچک
با پسوند D
شماره‌بده ۷۵۱A
SOIC Case 751A

SOIC: Small Outline Integrated Circuit



پلاستیکی
با پسوند N
شماره‌بده ۶۴۶
Plastic Case 646

شکل ۴۶ - ۲- نمای ظاهری آی‌سی ۷۴LS۰۰ NV

جدول دیگری نیز معمولاً در برگه‌های اطلاعات Data sheet مربوط به دروازه منطقی وجود دارد که مربوط به مشخصات تعداد پایه‌های آی‌سی و آرایش است، جدول ۲-۲۲ قسمتی از جدول اطلاعات آی‌سی است.

جدول ۲-۲۲- مشخصات تعداد پایه‌های آی‌سی و نحوه آرایش آن

ORDERING INFORMATION

Device	Package
SN74LS00N	Pin Dip 14
SN74LS00D	14Pin

قطعه	بسته‌بندی
SN۷۴LS۰۰N	۱۴ پایه دو ردیفه
SN۷۴LS۰۰D	۱۴ پایه

در هر صفحه از اطلاعات مربوط به یک آی‌سی مشخصات دیگری نیز نوشته می‌شود که بر حسب نیاز مورد استفاده قرار می‌گیرد. بررسی این صفحات را در صورت نیاز خودتان انجام دهید.

۲-۵-۲- آشنایی با سری خانواده TTL: اطلاعات کامل و جزئیات مدارهای خانواده‌های TTL در مراجع متعدد آمده است.

ج) تراشه‌های TTL شاتکی توان پایین (L TTL): به علت سرعت پایین از رده خارج شده است.


ح) تراشه‌های TTL شاتکی (S TTL): نوع اصلاح شده با سرعت بالا و مصرف پایین است.

چ) تراشه‌های TTL شاتکی کم مصرف (LS TTL): نسبت به سری استاندارد سرعت بیشتری دارد و توان مصرفی آن $\frac{1}{5}$ برابر نوع استاندارد و شبیه سری ALS است.

! توجه: اطلاعات مربوط به سری خانواده TTL فقط جهت آشنایی است و در آزمون‌ها سؤالی در این رابطه داده نمی‌شود.

۲-۶- استفاده از نرم افزار

با استفاده از نرم افزار مولتی سیم می‌توانید دروازه‌های منطقی را بر روی میز کار نرم افزار بیاورید و در مدارهای مختلفی که در فصل بعدی آموزش می‌بینید از آن‌ها استفاده کنید. در شکل ۲-۴۷ طریقه استفاده از کلیدهای مربوط به دروازه‌های منطقی را مشاهده می‌کنید.




شکل ۲-۴۷- نمونه‌ای از دروازه‌های منطقی در نرم افزار

(الف)




(ب)



(پ)



۱۲- با استفاده از جدول صحت نشان دهید که مدار زیر مانند یک گیت NOR عمل می‌کند.



۱۳- جدول صحت را برای گیت‌های زیر که هر یک دارای سه ورودی هستند، بنویسید.

NAND - AND - OR - NOR

۱۴- چگونه خروجی یک گیت NAND با سه ورودی همواره صفر منطقی است؟

۱۵- تحت چه شرایطی یک گیت NOR دارای خروجی ۱ است؟ شرح دهید.

۱۶- اطلاعات مربوط به تراشه SN74LS00 که در زیر آمده است را از جدول استخراج و در جدولی توضیح دهید.



تمرین کلاسی ۸ - ۲: انواع

دروازه‌های منطقی را در نرم‌افزار مولتی‌سیم شناسایی کنید و نتیجه فعالیت خود را به کلاس ارائه کنید.

۲-۷- الگوی پرسش

۱- مفاهیم زیر را تعریف کنید.

ولتاژ بالا - ولتاژ پایین - منطق مثبت - منطق منفی

۲- مدار دیودی گیت AND را رسم کنید و طرز کار آن را شرح دهید.

۳- یک دروازه AND با چهار ورودی را رسم کنید و جدول صحت آن را بنویسید.

۴- مدار ترانزیستوری گیت OR را رسم و طرز کار آن را شرح دهید.

۵- یک گیت NOT را در مسیر یکی از ورودی‌های گیت OR قرار می‌دهیم. تابع خروجی آن را بنویسید.

۶- در طراحی ساختمان یک دروازه منطقی چه عاملی بر سرعت عملکرد آن تأثیر دارد؟

۷- جدول صحت دروازه X-OR را با سه ورودی بنویسید.

۸- مشخصات ویژه دروازه‌های منطقی را به طور خلاصه توضیح دهید.

۹- fan-in یک دروازه منطقی برابر با ۴ است این دروازه منطقی چه ویژگی خاصی دارد؟

۱۰- در صورتی که حاشیه نویز یک گیت منطقی ۰/۳۶ ولت باشد و یک سیگنال ناخواسته با ولتاژ ۰/۴ ولت به ورودی آن وارد شود، آیا خللی در کارگیت به وجود می‌آورد؟ چرا؟

۱۱- جدول صحت و خروجی تابع هر یک از شکل‌های زیر را بنویسید.

SN74LS00

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (Unless otherwise specified)

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
V_{IH}	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage for All Inputs
V_{IL}	Input LOW Voltage			0.8	V	Guaranteed Input LOW Voltage for All Inputs
V_{IK}	Input Clamp Diode Voltage		-0.65	-1.5	V	$V_{CC} = \text{MIN}$, $I_{IN} = -18 \text{ mA}$
V_{OH}	Output HIGH Voltage	2.7	3.5		V	$V_{CC} = \text{MIN}$, $I_{OH} = \text{MAX}$, $V_{IN} = V_{IH}$ or V_{IL} per Truth Table
V_{OL}	Output LOW Voltage		0.25	0.4	V	$I_{OL} = 4.0 \text{ mA}$
			0.35	0.5	V	$I_{OL} = 8.0 \text{ mA}$
I_{IH}	Input HIGH Current			20	μA	$V_{CC} = \text{MAX}$, $V_{IN} = 2.7 \text{ V}$
				0.1	mA	$V_{CC} = \text{MAX}$, $V_{IN} = 7.0 \text{ V}$
I_{IL}	Input LOW Current			-0.4	mA	$V_{CC} = \text{MAX}$, $V_{IN} = 0.4 \text{ V}$
I_{OS}	Short Circuit Current (Note 1)	-20		-100	mA	$V_{CC} = \text{MAX}$
I_{CC}	Power Supply Current Total, Output HIGH Total, Output LOW			1.6	mA	$V_{CC} = \text{MAX}$
				4.4		




Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.

شکل سؤال ۱۶



جهت هنرجویان علاقه‌مند:

۱۸- جدول صحت، رابطه و نام دروازه‌های منطقی هر یک از نمادهای زیر را بنویسید.




برای پاسخ به این سؤال از زیر نویس‌های این فصل استفاده کنید.




توجه: شماره آی سی‌ها جهت


آشنایی با مدار داخلی آنهاست و نیاز به حفظ کردن آنها و شماره پایه‌ها نیست. در صورت استفاده باید به برگه‌های اطلاعاتی هر یک در data book مراجعه شود و در آزمون‌ها با ارائه نقشه می‌توان مشخصات فنی را مورد سؤال قرار داد.

۱۷- شکل زیر عملکرد چه نوع دروازه منطقی را نشان می‌دهد رابطه و جدول صحت آن را بنویسید.







(ب) آی سی ۷۴۰۸ گیت AND




(پ) آی سی ۷۴۰۴ گیت NOT




(ت) آی سی ۷۴۸۶ گیت XOR



(ث) آی سی ۷۴۰۰ گیت NAND



(ج) آی سی ۷۴۰۲ گیت NOR



(چ) آی سی ۷۴۰۷ گیت بافر

شکل ۲-۴۸- نقشه آی سی های پر کاربرد

۱۹- نمادهای دیگر هر یک از موارد سؤال ۱۸ را رسم کنید

۲۰- هنگام تعویض یک دروازه منطقی معیوب با یک دروازه منطقی سالم چه نکته‌ای را مورد توجه باید قرار داد؟

۲۱- آیا در هنگام ساخت مدار می‌توان ترکیبی از دروازه های CMOS و TTL را به کار برد؟


۲۲- اگر تعداد دروازه‌های موجود در یک تراشه بیش از تعداد مورد نیاز باشد، آیا موجب بروز مشکل می‌شود؟

۲-۸- معرفی مشخصات پایه‌های آی سی های گیت های منطقی

شکل ۲-۴۸- نقشه تعدادی از آی سی های پر کاربرد را در دیجیتال نشان می‌دهد. در این شکل شماره پایه‌های آی سی، تعداد گیت‌ها و ارتباط گیت‌ها با پایه‌ها مشخص شده است. در آی سی های شکل ۲-۴۸ پایه ۱۴ تغذیه آی سی و پایه ۷ زمین آی سی است.



شکل ظاهری آی سی



(الف) آی سی ۷۴۳۲ گیت OR